Настройки

Укажите год
-

Небесная энциклопедия

Космические корабли и станции, автоматические КА и методы их проектирования, бортовые комплексы управления, системы и средства жизнеобеспечения, особенности технологии производства ракетно-космических систем

Подробнее
-

Мониторинг СМИ

Мониторинг СМИ и социальных сетей. Сканирование интернета, новостных сайтов, специализированных контентных площадок на базе мессенджеров. Гибкие настройки фильтров и первоначальных источников.

Подробнее

Форма поиска

Поддерживает ввод нескольких поисковых фраз (по одной на строку). При поиске обеспечивает поддержку морфологии русского и английского языка
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Укажите год
Укажите год
Применить Всего найдено 652. Отображено 100.
17-03-2025 дата публикации

Дрейфовый диод с резким восстановлением обратного сопротивления на основе карбида кремния политипа 4H

Номер: RU2836475C1
Автор: Шевченко Сергей Александрович (RU), Ильин Владимир Алексеевич (RU), Серков Антон Валерьевич (RU), Иванов Борис Викторович (RU), Чигирев Дмитрий Алексеевич (RU), Вересовой Владимир Вячеславович (RU), Афанасьев Петр Валентинович (RU), Афанасьева Ольга Владимировна (RU), Афанасьев Алексей Валентинович (RU)
Принадлежит: Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" (RU)

Изобретение относится к силовой полупроводниковой электронике, а именно к импульсной высоковольтной технике, и может быть использовано в дрейфовых диодах с резким восстановлением обратного сопротивления (далее ДДРВ) в качестве быстродействующих коммутаторов размыкающего типа для генераторов сверхкоротких импульсов напряжения. Дрейфовый диод с резким восстановлением обратного сопротивления на основе карбида кремния политипа 4H включает однородно легированную подложку n+-типа проводимости, на которой эпитаксиально выращены градиентно-легированный слой p--типа проводимости и однородно легированный слой p+-типа проводимости, а на наружной стороне слоя p+-типа проводимости и наружной стороне подложки сформированы соответственно анодный и катодный омические контакты, дополнительно введен слой с однородным легированием n--типа проводимости, расположенный между подложкой n+-типа проводимости и градиентно-легированным слоем p--типа проводимости. При этом слой p--типа проводимости выполнен градиентно-легированным ...

Подробнее
Номер записи: 1
14-04-2025 дата публикации

Мощный полевой транзистор СВЧ на полупроводниковой гетероструктуре с квантовыми барьерами

Номер: RU2838367C1
Автор: Пашковский Андрей Борисович (RU), Богданов Сергей Александрович (RU), Карпов Сергей Николаевич (RU), Котекин Роман Александрович (RU)
Принадлежит: Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (RU)

Использование: для разработки полевых транзисторов СВЧ на полупроводниковой гетероструктуре. Сущность изобретения заключается в том, что мощный полевой транзистор СВЧ на полупроводниковой гетероструктуре с квантовыми барьерами содержит полупроводниковую подложку, буферный слой, последовательность, по меньшей мере, одного слоя широкозонного и одного слоя узкозонного материалов полупроводниковой гетероструктуры типа AlGaAs-InGaAs-GaAs с заданными характеристиками, при этом в канальном слое расположена по меньшей мере одна дополнительная система легированных донорной примесью слоёв, отделенная от канала с каждой стороны барьерным слоем AlxGa1-xAs толщиной не менее 1 нм с мольной долей химического элемента 0,05 < Al х < 0,4, или по меньшей мере одним барьерным слоем i-AlAs толщиной 2-6 атомных монослоев, или сочетанием барьерных слоев AlxGa1-xAs и i-AlAs, причем слои i-AlAs разделёны между собой по меньшей мере одним слоем узкозонного материала GaAs толщиной не менее 2 атомных монослоёв или ...

Подробнее
Номер записи: 2
02-04-2025 дата публикации

Видимо-слепой фоточувствительный элемент ближнего ультрафиолетового диапазона

Номер: RU233037U1
Автор: Шубина Ксения Юрьевна (RU), Мизеров Андрей Михайлович (RU), Эннс Яков Борисович (RU), Синицкая Олеся Алексеевна (RU)
Принадлежит: Шубина Ксения Юрьевна (RU)

Полезная модель относится к области полупроводниковой оптоэлектроники, а именно к полупроводниковым приборам, предназначенным для регистрации излучения ближнего ультрафиолетового диапазона. Полезная модель может найти применение в производстве полупроводниковых датчиков ультрафиолетового излучения. Фоточувствительный элемент ближнего ультрафиолетового диапазона включает подложку, выполненную из сапфира, и сформированный на ней полупроводниковый широкозонный эпитаксиальный слой GaN, на котором сформированы встречно-штыревые металлические контакты Шоттки. От прототипа отличается тем, что дополнительно сформирован покрывающий слой из диэлектрика, обладающего свойствами просветляющего покрытия. На поверхности покрывающего слоя сформированы выводные контакты, размеры в плане и расположение которых удовлетворяют условию незатенения упомянутых встречно-штыревых контактов Шоттки. При этом выводные контакты через каналы в покрывающем слое соединены с встречно-штыревыми контактами Шоттки. Предпочтительным ...

Подробнее
Номер записи: 3
19-05-2025 дата публикации

КРЕМНИЕВЫЙ ДИОД ШОТТКИ

Номер: RU234059U1
Автор: Герасимов Игорь Владимирович (RU), Мироненко Евгений Викторович (RU), Брюхно Николай Александрович (RU), Кильчицкая Мария Владимировна (RU), Хотемской Павел Владимирович (RU)
Принадлежит: Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" (RU)

Полезная модель относится к области электронной техники, а более конкретно к конструкции создания полупроводниковых диодов с контактом Шоттки, и может быть использована для создания интегрированных с p-n-переходами диодов Шоттки (JBS - Junction Barrier Schottky). Кремниевый диод Шоттки состоит из эпитаксиальной структуры n-типа проводимости на подложке n+-типа проводимости, охранного кольца р-типа и участков с р-n-переходами в контакте Шоттки, р-n-переходы в контакте Шоттки выполняются в виде участков размером 1,5x ≤ а ≤ 3х, расположенных рядами, а внутри ряда шаг С между участками p-n-переходов выбирают из неравенства расстояние между соседними рядами В=0,86С, причем в последующем ряду участки р-n-переходов расположены в местах напротив середин между участками р-n-перехода предыдущего ряда, где а - размер участка р-n-перехода; х - разрешающая способность фотолитографии; w - ширина обедненного слоя в эпитаксиальный слой при максимальном рабочем напряжении; С - шаг расположения р-n-перехода ...

Подробнее
Номер записи: 4
28-05-2025 дата публикации

МУЛЬТИЭЛЕКТРОДНАЯ ПОДЛОЖКА

Номер: RU234419U1
Автор: Мокрушин Артем Сергеевич (RU), Никитенко Михаил Сергеевич (RU), Симоненко Елизавета Петровна (RU), Куль Олег Владимирович (RU), Худоногов Данила Юрьевич (RU), Большаков Александр Игоревич (RU)
Принадлежит: Мокрушин Артем Сергеевич (RU), ОБЩЕСТВО С ОГРАНИЧЕННОЙ ОТВЕТСТВЕННОСТЬЮ "С-КОМПОНЕНТ ДУБНА" (RU)

Полезная модель относится к области электротехники, в частности к мультиэлектродной подложке, и может быть применена в химической газовой сенсорике для детектирования газов. Предложена мультиэлектродная подложка, имеющая квадратную форму с двумя диагональными осями симметрии, разделяющими подложку на четыре одинаковых сегмента, на каждом из которых расположены микронагреватель и микроэлектроды, при этом микронагреватель и микроэлектроды соседних сегментов расположены симметрично относительно осей симметрии; при этом на пересечении осей симметрии подложки выполнено сквозное терморазрывное отверстие. Техническим результатом, обеспечиваемым заявленным техническим решением при решении указанной технической проблемы, является уменьшение радиального градиента температур микроэлектродов на мультиэлектродной подложке при её работе во время питания микронагревателей. 1 з.п. ф-лы.

Подробнее
Номер записи: 5
09-06-2025 дата публикации

Датчик давления со встроенной схемой измерения из интегральных преобразователей температуры для диапазона от 30°C до 180°C

Номер: RU234771U1
Автор: Басов Михаил Викторович (RU)
Принадлежит: Федеральное государственное унитарное предприятие "Всероссийский научно-исследовательский институт автоматики им.Н.Л.Духова" (ФГУП "ВНИИА") (RU)

Полезная модель относится к области измерительной техники и автоматики, представляет собой датчик давления со встроенной схемой из интегральных преобразователей температуры для диапазона от 30°C до 180°C и может быть использована в малогабаритных преобразователях давления и температуры в электрический сигнал. Техническим результатом полезной модели является возможность снижения погрешности по нелинейности изменения выходного сигнала от температуры для температурного датчика в диапазоне от 30°C до 180°C, содержащегося в составе единой сборки совместно с чувствительным элементом давления в корпусе датчика давления. Датчик давления со встроенной схемой из интегральных преобразователей температуры для диапазона от 30°C до 180°C содержит корпус с возможностью подачи дифференциального давления на чувствительный элемент давления и имеющий восемь выводов для подачи или снятия электрического сигнала с чувствительного элемента давления и встроенной схемы из интегральных преобразователей температуры ...

Подробнее
Номер записи: 6
19-03-2025 дата публикации

캐스케이드형 부트스트랩핑 GaN 전력 스위치 및 드라이버

Номер: KR102783113B1
Автор: 리, 에드워드, 아난스, 라비, 채프먼, 마이클, 드 루이, 마이클 에이., 비치, 로버트
Принадлежит: 이피션트 파워 컨버젼 코퍼레이션

A cascaded bootstrapping gate driver configured to provide quick turn-on of a high side power FET and low static current consumption. The cascaded bootstrapping gate driver includes an initial bootstrapping stage with a resistor to decrease static current consumption during transistor turn-off. A secondary bootstrapping stage is driven by the initial bootstrapping stage and includes a GaN FET transistor with a low on resistance in place of the resistor. The source terminal of the GaN FET transistor provides a gate driving voltage to the high side power switch FET. The low on-resistance of the GaN FET transistor provides quick turn-on of the high side power FET. Transistors in the cascaded bootstrapping gate driver are preferably enhancement mode GaN FETs and may be integrated into a single semiconductor die.

Подробнее
Номер записи: 7
19-03-2025 дата публикации

Display apparatus

Номер: KR20250038225A
Автор: 최준원, 성승우, 박형준, 방현철, 변창수
Принадлежит:

A display apparatus includes: a substrate having a transmission area, a display area, and a non-display area, wherein the display area surrounds the transmission area, and the non-display area is between the transmission area and the display area; a first wire on the substrate and including a first-1 wire and a first-2 wire extending in a first direction and being spaced apart from each other by the transmission area; a first connecting wire on a same layer as that of the first wire and connecting the first-1 wire to the first-2 wire; and a second wire extending in the first direction and including a second-1 portion and a second-2 portion, wherein the second-1 portion at least partially overlaps the first connecting wire and is arranged on a different layer from that of the first wire, and the second-2 portion is on the same layer as that of the first wire.

Подробнее
Номер записи: 8
19-03-2025 дата публикации

RF 증폭기 패키지

Номер: KR102783931B1
Автор: 누리, 바심, 마벨, 마빈, 임, 광모 크리스, 무, 치안리
Принадлежит: 메이콤 테크놀로지 솔루션즈 홀딩스, 인코퍼레이티드

An integrated circuit device package includes a substrate, a first die comprising active electronic components attached to the substrate, and package leads configured to conduct electrical signals between the first die and an external device. At least one integrated interconnect structure is provided on the first die opposite the substrate. The at least one integrated interconnect structure extends from the first die to an adjacent die attached to the substrate and/or to at least one of the package leads, and provides electrical connection therebetween. Related devices and power amplifier circuits are also discussed.

Подробнее
Номер записи: 9
12-01-2021 дата публикации

Metal Oxide Transistor and the Manufacturing Method thereof

Номер: KR102201378B1
Автор: 성명모, 정진원, 박진선
Принадлежит: 한양대학교 산학협력단

... 본 발명의 일 실시 예에 따른 금속 산화물 트랜지스터는 게이트 전극, 상기 게이트 전극 일 측에 형성되는 게이트 절연막, 상기 게이트 절연막 일 측에 형성되며, 금속 산화물층을 포함하는 액티브층 및 상기 액티브층의 일 측에 마련되는 소스 및 드레인 전극을 포함하여 이루어질 수 있다.

Подробнее
Номер записи: 10
03-02-2021 дата публикации

DISPLAY APPARATUS AND MANUFACURING METHOD THEREOF

Номер: KR102211214B1
Автор: 편재진, 이종원, 최병원, 남승호, 황성모
Принадлежит: 삼성디스플레이 주식회사

... 표시 장치는 제1 표시기판, 제2 표시기판, 복수의 화소들, 스캔 라인, 센싱 라인, 제1 구동부, 제2 구동부, 및 좌표 산출부를 포함한다. 상기 복수의 화소들은 복수의 화소행들 및 복수의 화소열들을 포함한다. 상기 스캔 라인은 적어도 하나의 화소행을 감싼다. 상기 센싱 라인은 상기 스캔 라인과 절연되고, 적어도 하나의 화소열을 감싼다. 상기 제1 구동부는 상기 스캔 라인에 스캔 신호를 제공하고, 상기 제2 구동부는 상기 센싱 라인으로부터 인가된 감지 신호를 출력한다. 상기 좌표 산출부는 상기 감지 신호를 수신하여 입력 지점의 좌표 정보를 산출한다. 상기 스캔 라인 및 상기 센싱 라인 각각은 서로 다른 복수의 층들상에 배치된다.

Подробнее
Номер записи: 11
12-03-2025 дата публикации

디스플레이용 LED 유닛 및 이를 갖는 디스플레이 장치

Номер: KR102779785B1
Автор: 채종현, 김창연, 이정훈, 이호준, 장성규
Принадлежит: 서울바이오시스 주식회사

... 디스플레이용 발광 다이오드(LED) 스택은, 제1 표면 및 제2 표면을 갖는 제1 LED 서브-유닛; 제1 LED 서브-유닛의 제1 표면 상에 배치되는 제2 LED 서브-유닛; 제2 LED 서브-유닛 상에 배치되는 제3 LED 서브-유닛; 제2 LED 서브-유닛의 제2 측에 배치되고 제1 LED 서브-유닛과 오믹 접촉을 형성하는 반사 전극; 및 제1 LED 서브-유닛과 제2 LED 서브-유닛 사이에 개재되고 제1 LED 서브-유닛과 오믹 접촉을 형성하는 오믹 전극을 포함하고, 제2 LED 서브-유닛 및 제3 LED 서브-유닛은 제1 LED 서브-유닛으로부터 발생되는 광을 투과시키도록 구성되고, 제3 LED 서브-유닛은 제2 LED 서브-유닛으로부터 발생되는 광을 투과시키도록 구성된다.

Подробнее
Номер записи: 12
06-01-2021 дата публикации

PMA Method and system for providing magnetic junctions having improved polarization enhancement and reference layers

Номер: KR102198032B1
Автор: 와츠, 스티븐, 엠, 문기석
Принадлежит: 삼성전자주식회사

... 자기 장치에서 사용 가능한 자기 접합이 제공된다. 자기 접합은 높은 PMA막, 분극 강화막(PEL), 비자성 스페이서막 및 자유막을 포함한다. 자유막 자기 모멘트는 면수직이다. 비자성 스페이서막은 PEL 및 자유막 사이에 있다. 높은 PMA막은 면수직 자기 모멘트 및 제1 스핀 분극을 갖는다. PEL은 자성막들 및 비자성 삽입막들을 포함한다. PEL의 적어도 일부는 제1 스핀 분극보다 큰 제2 스핀 분극을 가지며, 비자성 스페이서막에 인접하다. 비자성 삽입막 각각은 확산을 막기에 불충분한 두께를 가지만, 두께의 총합은 확산을 막기에 충분하다. 쓰기 전류가 자기 접합을 통해 흐를 때, 자유막은 안정한 자기 상태들에서 스위치 가능하다.

Подробнее
Номер записи: 13
03-02-2021 дата публикации

DISPLAY PANEL

Номер: KR102210524B1
Автор: 김형준, 윤여건
Принадлежит: 삼성디스플레이 주식회사

... 본 발명의 일 실시예에 따른 표시패널은 상면 및 상기 상면에 마주하는 하면을 포함하고, 평면 상에서 투과영역과 차광영역으로 정의되는 제1 베이스 기판, 상기 베이스 기판의 상기 하면 상에 배치되고, 일부분이 상기 투과영역에 중첩하고, 입사광의 일부를 투과시키는 저반사 도전 라인, 상기 제1 베이스 기판의 상기 하면에 마주하는 제2 베이스 기판, 및 상기 제1 베이스 기판 및 상기 제2 베이스 기판 사이에 배치되고, 적어도 일부가 상기 투과영역에 중첩하는 화소를 포함한다.상기 도전 라인은 상기 베이스 기판의 상기 하면 상에 배치되고, 상기 입사광의 일부를 투과시키는 두께를 가진 금속층, 및 상기 금속층 상에 배치된 투명한 전도성 산화물층을 포함한다.

Подробнее
Номер записи: 14
02-02-2021 дата публикации

Semiconductor device and method of manufacturing semiconductor device

Номер: KR102211515B1
Автор: 혼다 타츠야, 츠부쿠 마사시, 노나카 유스케, 야마자키 순페이
Принадлежит: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

... 산화물 반도체를 이용한 반도체 장치에 있어서, 온 전류의 저하를 억제한다. 반도체 장치를, 반도체층으로서 기능하는 산화물 반도체막과, 산화물 반도체막상의 실리콘 산화물을 포함한 게이트 절연막과, 게이트 절연막상의 적어도 산화물 반도체막과 중첩하는 게이트 전극과, 산화물 반도체막과 전기적으로 접속하는 소스 전극 및 드레인 전극을 가지며, 적어도 게이트 전극과 중첩하는 산화물 반도체막은, 게이트 절연막과의 계면으로부터 산화물 반도체막을 향해 실리콘의 농도가 1.1 원자%이하의 농도로 분포하는 영역을 갖는 구조로 한다.

Подробнее
Номер записи: 15
16-02-2021 дата публикации

METAL PRECURSOR AND METAL CONTAINING THIN FILM PREPARED BY USING THE SAME

Номер: KR102215341B1
Автор: 홍창성, 이상경, 정재선, 신진호, 변재형
Принадлежит: 솔브레인 주식회사

... 본 발명에서는 우수한 열 안정성을 가져 고온공정에 유리하고, 그로인해 높은 생산성과 함께, 미세화 공정에서 발생하는 문제를 해결할 수 있으며, 액체 상태로 존재하여 높은 휘발성 및 충분한 증기압을 가져 화학 증착, 특히 유기금속 화학증착(MOCVD; metal-organic chemical vapor deposition)이나 원자층 증착(ALD; atomic layer deposition) 공정을 통한 차세대 DRAM용 박막 형성에 유용한, 하기 화학식 1의 금속 전구체 및 이를 이용하여 제조된 금속 함유 박막이 제공된다: [화학식 1] JPEG112013095790008-pat00049.jpg2836 상기 식에서, M, R, Xa 내지 Xc 및 m은 명세서 중에서 정의한 바와 같다.

Подробнее
Номер записи: 16
18-02-2021 дата публикации

Integrated circuit device and method of manufacturing the same

Номер: KR102217246B1
Автор: 박홍배, 구자흠, 김명철, 이진욱, 한성기
Принадлежит: 삼성전자주식회사

... 집적회로 소자는 기판상에 복수의 활성 영역과 교차하는 방향으로 일 직선 상에서 연장되고 상호 이격되어 있는 제1 게이트 라인 및 제2 게이트 라인과, 제1 게이트 절연막 및 제2 게이트 절연막과, 제1 게이트 라인과 제2 게이트 라인과의 사이에 개재되고 제1 단축 방향 측벽 및 제2 단축 방향 측벽에 각각 접하는 게이트간 절연 영역을 포함한다. 집적회로 소자를 제조하기 위하여, 복수의 활성 영역 중 더미 게이트 라인의 양 측에서 노출되는 부분에 한 쌍의 소스/드레인 영역을 형성한 후, 더미 게이트 라인을 제거하여 게이트 홀을 형성한다. 게이트 홀 내에 게이트 절연막 및 게이트층을 형성한 후, 게이트층 중 일부를 제거하여 복수의 게이트 라인으로 분리한다.

Подробнее
Номер записи: 17
21-12-2020 дата публикации

CAPACITORS AND METHODS OF FORMING THE SAME

Номер: KR102193623B1
Автор: 조규호, 크네벨스티브, 슈뢰더우베, 김윤수, 임한진
Принадлежит: 삼성전자주식회사, 남랩 게게엠베하

... 커패시터에 있어서, 커패시터는 기판 상에 형성된 하부 전극, 하부 전극 상에 형성된 유전막 구조물 및 유전막 구조물 상에 형성된 상부전극을 포함한다. 유전막 구조물은 하부 전극 상에 형성되며 제1 결정질 금속 산화물을 포함하는 제1 유전막 및 제1 유전막 상에 형성되며 제1 결정질 금속 산화물보다 낮고 알루미늄 산화물보다 높은 유전 상수를 갖는 비결정질 금속 산화물을 포함하는 제2 유전막을 포함한다.

Подробнее
Номер записи: 18
14-03-2025 дата публикации

반도체 메모리 소자

Номер: KR20250036603A
Автор: 김상식, 박태호, 손재민, 신연우, 전주희, 조경아
Принадлежит:

... 반도체 메모리 소자는 수평 방향으로 연장된 워드 라인과, 상기 워드 라인으로부터 이격된 위치에서 상기 워드 라인과 수직 방향으로 오버랩되어 있고, 상기 수평 방향으로 연장된 센싱 라인과, 상기 워드 라인 및 상기 센싱 라인을 상기 수직 방향으로 관통하고, 상기 수평 방향에서 상기 워드 라인에 대면하는 수직 채널 영역을 가지는 수직 반도체 구조물과, 상기 수직 채널 영역과 상기 워드 라인과의 사이에 개재된 게이트 유전막을 포함하고, 상기 수직 반도체 구조물은 상기 수직 방향을 따라 순차적으로 적층된 제1 도전형의 제1 고농도 도핑막, 제2 도전형의 제1 저농도 도핑막, 상기 제1 도전형의 제2 저농도 도핑막, 및 상기 제2 도전형의 제2 고농도 도핑막을 포함하고, 상기 수직 채널 영역은 상기 제1 저농도 도핑막 및 상기 제2 저농도 도핑막 중에서 선택된 어느 하나로 이루어지고, 상기 센싱 라인은 상기 수직 반도체 구조물의 상기 제1 고농도 도핑막에 접한다.

Подробнее
Номер записи: 19
28-04-2025 дата публикации

МНОГОКАНАЛЬНЫЙ МАТРИЧНЫЙ СТАБИЛИТРОН С МАЛЫМ ТЕМПЕРАТУРНЫМ ДРЕЙФОМ

Номер: RU2839079C1
Автор: Платонова Дина Сергеевна (RU), Глухов Александр Викторович (RU)
Принадлежит: Акционерное общество "Новосибирский завод полупроводниковых приборов Восток" (АО "НЗПП Восток") (RU)

Изобретение относится к области полупроводниковой электроники. Многоканальный матричный стабилитрон с малым температурным дрейфом, содержащий общую шину - земля, четыре входных вывода, стабилитрон и две пары последовательно включенных в одном направлении интегральных диодов, подключенных катодами к выводу питания, а анодами - к земле, линия соединения одной пары диодов выведена на два соединенных вывода, а другой пары - к другим выводам. При этом структура матричного стабилитрона выполнена в кремниевой подложке n-типа проводимости и состоит из области р-типа проводимости, в которой расположены область с высокой степенью легирования n-типа проводимости, область с высокой степенью легирования р-типа проводимости, область контактирования р-типа проводимости и область контактирования n-типа проводимости, также в кремниевой подложке расположены антипаразитные области n-типа проводимости, дополнительно к первой структуре стабилитрона выполнены как минимум еще одна или несколько структур стабилитронов ...

Подробнее
Номер записи: 20
06-06-2025 дата публикации

МОЩНЫЙ ПОЛЕВОЙ ТРАНЗИСТОР СВЧ

Номер: RU2841503C1
Автор: Мартынов Ярослав Борисович (RU), Галдецкий Анатолий Васильевич (RU)
Принадлежит: Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (RU)

Использование: для активных элементов СВЧ-устройств. Сущность изобретения заключается в том, что мощный полевой транзистор СВЧ, выполненный на полуизолирующей подложке с активным слоем повышенной проводимости, в виде периодического набора ячеек, содержит параллельные электроды стока, затвора, истока, причем одноименные электроды истока и стока от различных ячеек соединены электрически, образуя цепи суммирования сигнала транзистора, при этом исток выполнен в виде двух отдельных параллельных электродов, расположенных на активном слое и разделенных полуизолирующим промежутком, внутри полуизолирующего промежутка расположен дополнительный электрод затвора, соединенный одним концом с затворными цепями суммирования; расположенные вдоль одной линии, параллельной истоку и стоку, субзатворы образуют электрод затвора ячейки, субзатворы разделены между собой полуизолирующими областями и соединены перемычками с дополнительным электродом затвора, при этом электроды истока, дополнительного электрода затвора ...

Подробнее
Номер записи: 21
26-01-2021 дата публикации

GAN- PVD ALN OXYGEN CONTROLLED PVD ALN BUFFER FOR GAN-BASED OPTOELECTRONIC AND ELECTRONIC DEVICES

Номер: KR102207804B1
Автор: 주, 밍웨이, 파티반드라, 나그, 비., 왕, 룽준, 딜, 다니엘, 리, 아그라왈, 비베크, 수브라마니, 아난타
Принадлежит: 어플라이드 머티어리얼스, 인코포레이티드

GaN-기반 광전자 및 전자 장치를 위한 산소 제어된 PVD AlN 버퍼가 개시된다. 산소-제어된 방식으로 GaN-기반 광전자 및 전자 장치를 위한 PVD AlN 버퍼를 형성시키는 방법이 또한 개시된다. 예로서, GaN-기반 광전자 또는 전자 장치를 위한 알루미늄 니트라이드(AlN) 버퍼 층을 형성시키는 방법은 기판 상에 AlN 층을 반응성 스퍼터링시킴을 포함하고, 반응성 스퍼터링은 질소-함유 가스 또는 질소-함유 가스를 기반으로 한 플라즈마와 물리 기상 증착(PVD) 챔버에 수용된 알루미늄-함유 타겟을 반응시킴을 포함한다. 이러한 방법은 산소를 AlN 층에 도입함을 추가로 포함한다.

Подробнее
Номер записи: 22
30-12-2020 дата публикации

DISPLAY MODULE HAVING GLASS SUBSTRATE FORED SIDE WIRING AND MANUFACTURING MATHOD AS THE SAME

Номер: KR102196544B1
Автор: 홍순민, 김규화, 윤정근, 이택모, 허균, 문영준, 장경운
Принадлежит: 삼성전자주식회사

... 디스플레이 모듈이 개시된다. 개시된 디스플레이 모듈은, 일면에 TFT 층이 형성된 글라스 기판과, 상기 TFT 층에 실장된 다수의 LED 및 상기 글라스 기판의 에지 영역에 간격을 두고 형성된 다수의 측면 배선을 포함하며, 상기 에지 영역은, 상기 글라스 기판의 측면에 해당하는 제1 영역과, 상기 글라스 기판의 일면에서 상기 글라스 기판의 측면과 인접한 제2 영역과, 상기 글라스 기판의 타면에서 상기 글라스 기판의 측면과 인접한 제3 영역을 포함하며, 상기 제1 및 제2 영역이 만나는 모서리를 챔퍼링 가공하여 형성한 제1 챔퍼면과, 상기 제1 및 제3 영역이 만나는 영역이 만나는 모서리를 챔퍼링 가공하여 형성한 제2 챔퍼면을 포함하며, 상기 다수의 측면 배선은 각각 상기 제2 영역, 상기 제1 챔퍼면, 상기 제1 영역, 상기 제2 챔퍼면 및 상기 제3 영역을 따라 배치된다.

Подробнее
Номер записи: 23
10-02-2021 дата публикации

Manufacturing Method for Layer and Manufacturing Apparatus thereof

Номер: KR102214218B1
Автор: 성명모, 정진원, 박진선
Принадлежит: 한양대학교 산학협력단

... 본 발명의 일 실시 예에 따르면, 기판이 마련된 챔버의 유출구를 닫은 상태에서, 소스 가스를 제공함으로써, 상기 챔버 내의 압력을 증가시켜, 상기 소스 가스를 상기 기판에 흡착시키는 소스 가스 가압 도징(dosing) 단계, 상기 소스 가스 가압 도징 단계 이후, 퍼지시키는 제1 메인 퍼징(main purging) 단계, 상기 제1 메인 퍼징 단계 후에, 반응 가스를 제공하는 반응 가스 도징 단계 및 상기 반응 가스 도징 단계 이후, 퍼지시키는 제2 메인 퍼징 단계를 포함할 수 있다.

Подробнее
Номер записи: 24
31-12-2020 дата публикации

Semiconductor device

Номер: KR102197080B1
Автор: 강현오
Принадлежит: 엘지이노텍 주식회사

... 실시 예의 반도체 소자는, 기판과, 기판 위에 배치되며 기판과 동종의 물질을 포함하는 에피층 및 기판과 에피층 사이에 배치되며, 기판과 에피층에 공통으로 포함된 원자를 포함하는 원자 레벨층을 포함한다.

Подробнее
Номер записи: 25
05-01-2021 дата публикации

GaN -K COMPOSITE HIGH-K METAL GATE STACK FOR ENHANCEMENT MODE GAN SEMICONDUCTOR DEVICES

Номер: KR102198938B1
Автор: 덴, 한 위, 다스굽타, 산삽탁, 라도사블예비치, 마르코, 차우, 로버트 에스., 성, 승 훈, 가드너, 사나즈 케이.
Принадлежит: 인텔 코포레이션

... 복합 하이-K 금속 게이트 스택을 갖는 인핸스먼트 모드 GaN 반도체 디바이스들 및 그와 같은 디바이스들을 제조하는 방법들이 기술된다. 예에서, 반도체 디바이스는 기판 위에 배치되는 질화갈륨(GaN) 채널 영역을 포함한다. 게이트 스택은 GaN 채널 영역 상에 배치된다. 게이트 스택은 GaN 채널 영역과 게이트 전극 사이에 직접적으로 배치되는 복합 게이트 유전체 층을 포함한다. 복합 게이트 유전체 층은 하이 밴드 갭 III족-N 층, 제1 하이-K 유전체 산화물 층, 및 제1 하이-K 유전체 산화물 층보다 더 높은 유전 상수를 갖는 제2 하이-K 유전체 산화물 층을 포함한다. 소스/드레인 영역들은 GaN 채널 영역의 양쪽 상에 배치된다.

Подробнее
Номер записи: 26
02-02-2021 дата публикации

SEMICONDUCTOR STRUCTURE CUTTING PROCESS AND STRUCTURES FORMED THEREBY

Номер: KR102209949B1
Автор: 황 시원, 창 자밍, 청 카이홍, 린 치아후에이, 천 제이밍
Принадлежит: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

... 핀들을 커팅하는 방법들 및 그로 인하여 형성된 구조물들을 설명한다. 실시예에서, 구조물은, 기판 상의 제1 핀과, 기판 상의 제2 핀과, 제1 핀과 제2 핀 사이에 배치된 핀 커팅 필 구조물을 포함한다. 제1 핀 및 제2 핀은 종 방향으로 정렬되어 있다. 핀 커팅 필 구조물은, 절연 라이너와, 이 절연 라이너 상의 필 재료를 포함한다. 절연 라이너는 제1 핀의 제1 측벽 및 제2 핀의 제2 측벽과 접하고 있다. 절연 라이너는 5 eV 보다 큰 대역 갭을 갖는 재료를 포함한다.

Подробнее
Номер записи: 27
03-02-2021 дата публикации

BARRIER LAYER FORMATION FOR CONDUCTIVE FEATURE

Номер: KR102210976B1
Автор: 쿠오 치아-팡, 리 야-리엔
Принадлежит: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

... 여기에 기재된 실시예는 일반적으로 반도체 프로세싱에 있어서 전도성 특징부에 대한 배리어 층을 형성하기 위한 하나 이상의 방법에 관한 것이다. 일부 실시예에서, 유전체 층을 관통하여 전도성 특징부로의 개구가 형성된다. 유전체 층의 측벽을 따라 그리고 전도성 특징부의 표면 상에서 개구 내에 배리어 층이 형성된다. 배리어 층을 형성하는 것은 전구체 가스를 사용하는 것을 포함하여 층을 퇴적하는 것을 포함한다. 전구체 가스는 전도성 특징부의 표면 상의 퇴적을 위한 제1 인큐베이션(incubation) 시간을 가지며 유전체 층의 측벽 상의 퇴적을 위한 제2 인큐베이션 시간을 갖는다. 제1 인큐베이션 시간은 제2 인큐베이션 시간보다 더 크다. 개구 내에 그리고 배리어 층 상에 전도성 충전 재료가 형성된다.

Подробнее
Номер записи: 28
13-01-2021 дата публикации

Hybrid semi-conductor and fabricating method of the same

Номер: KR102202706B1
Автор: 박진성, 박정우, 이정훈, 이승환, 김혜미
Принадлежит: 한양대학교 산학협력단

... 하이브리드 반도체 소자가 제공된다. 상기 하이브리드 반도체 소자는, 기판, 상기 기판 상에 배치되고, 금속 전구체 및 제1 반응 전구체가 반응되어 형성된 제1 도전형 물질을 포함하는 제1 도전층, 및 상기 제1 도전층 상에 배치되고, 상기 금속 전구체 및 제2 반응 전구체가 반응되어 형성된 제2 도전형 물질을 포함하는 제2 도전층을 포함할 수 있다.

Подробнее
Номер записи: 29
21-01-2021 дата публикации

ORGANIC LIGHT EMITTING DIODE DISPLAY DEVICE INCLUDING SENSORS

Номер: KR102205856B1
Автор: 왕성민, 조병훈
Принадлежит: 삼성디스플레이 주식회사

... 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 화소 및 센서를 포함한다. 상기 화소는 발광 소자 및 이와 연결되어 있는 제1 박막 트랜지스터를 포함하고, 상기 센서는 광 감지 소자를 포함한다. 상기 광 감지 소자는, 게이트 전극; 상기 게이트 전극 위에 위치하는 활성층; 상기 활성층 위에 위치하는 필터층; 및 상기 활성층 위에 위치하며, 상기 활성층과 연결되어 있는 소스 및 드레인 전극;을 포함한다. 상기 광 감지 소자와 상기 제1 박막 트랜지스터는 동일한 기판 위에 형성되어 있고, 상기 광 감지 소자의 게이트 전극과 활성층 중 하나와 상기 제1 박막 트랜지스터의 게이트 전극은 동일한 층 위에 위치한다.

Подробнее
Номер записи: 30
04-03-2025 дата публикации

개선된 회로 레이아웃 및 성능을 위한 상이한 트랜지스터 아키텍처를 갖는 다수의 나노 층 트랜지스터 층

Номер: KR102776195B1
Автор: 풀포드 에이치. 짐, 가드너 마크 아이.
Принадлежит: 도쿄엘렉트론가부시키가이샤

... 반도체 소자는, 인접한 나노채널 전계 효과 트랜지스터 적층물 간에 소스-드레인 영역이 공유되도록, 서로 인접하게 위치된 복수의 나노채널 전계 효과 트랜지스터 적층물을 포함하며, 각각의 나노채널 전계 효과 트랜지스터 적층물은, 서로 수직으로 분리된, 적어도 2개의 나노채널 전계 효과 트랜지스터 및 해당 소스/드레인 영역을 포함한다.

Подробнее
Номер записи: 31
13-03-2025 дата публикации

트랜지스터 격리 영역들 및 그 형성 방법들

Номер: KR102781721B1
Автор: 첸 스즈-잉, 슈에 센-홍, 창 후이쳉, 여 이-치아
Принадлежит: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

... 실시예에서, 방법은, 기판 내에 트렌치를 에칭하는 단계; 원자 층 퇴적 프로세스로 트렌치 내에 라이너 재료를 퇴적하는 단계; 컨투어링 유동가능 화학적 기상 퇴적 프로세스로 라이너 재료 상에 그리고 트렌치 내에 유동가능 재료를 퇴적하는 단계; 라이너 재료 및 유동가능 재료를 고체 절연 재료로 변환하는 단계 - 트렌치의 일부분은 고체 절연 재료에 의해 채워지지 않은 채 남아있음 - ; 및 고체 절연 재료에 의해 채워지지 않은 트렌치의 일부분 내에 하이브리드 핀을 형성하는 단계를 포함한다.

Подробнее
Номер записи: 32
13-03-2025 дата публикации

터널 전계효과 트랜지스터의 동작 방법

Номер: KR102780187B1
Автор: 김상완, 고승원, 박재연, 노형주, 이동근, 김성근
Принадлежит: 서강대학교산학협력단

... 본 발명에 따른 위한 터널 전계효과 트랜지스터의 동작 방법은 드레인 영역, 소스 영역, 및 게이트 영역을 각각 포함하는 터널 전계효과 트랜지스터의 동작 방법에 있어서, 구동 전류 또는 양극성 전류의 문턱 전압을 조절하도록 상기 게이트 영역에 제1 전압을 인가하는 제1 단계, 그리고 상기 드레인 영역 또는 상기 소스 영역에 상기 제1 전압과 상이한 제2 전압을 인가하는 제2 단계를 포함하며, 상기 터널 전계효과 트랜지스터는, 상기 제1 전압 및 상기 제2 전압 차이의 극성에 따라 상기 게이트 영역의 양 측면에 형성된 제1 게이트 측벽 스페이서 또는 제2 게이트 측벽 스페이서에 전자 또는 정공이 주입될 수 있다.

Подробнее
Номер записи: 33
05-03-2025 дата публикации

ECO 베이스 셀 구조물, 레이아웃 방법, 및 시스템

Номер: KR20250030876A
Автор: 쿠이 신 지안, 한 리우
Принадлежит:

IC 구조물은, 반도체 기판 내에서 제1 방향을 따라 정렬된 제1 내지 제3 n-웰들 - 제1 n-웰은 대응하는 공간들에 의해 제2 및 제3 n-웰들 각각으로부터 분리됨 - 과, 제1 n-웰 내에 위치되는 활성 구역들 위에 놓이고 이 활성 구역들에 전기적으로 연결되는 금속-유사 정의(MD) 세그먼트들, 제1 복수의 활성 구역들, 및 게이트 구조물들과, 제2 n-웰 위에 놓이고 제2 n-웰에 전기적으로 연결된 제1 탭 구조물과, 제3 n-웰 위에 놓이고 제3 웰에 전기적으로 연결된 제2 탭 구조물과, 제1 방향으로 연장되고, 제1 복수의 트랜지스터들 위에 놓이며, 제1 및 제2 탭 구조물들 각각에 전기적으로 연결되는 제1 금속 세그먼트를 포함한다.

Подробнее
Номер записи: 34
26-03-2025 дата публикации

METHOD FOR MANUFACTURING ULTRATHIN FILM WITH LOW-RESISTIVITY PROPERTY

Номер: KR102786291B1
Автор: 한정환, 김재연
Принадлежит: 서울과학기술대학교 산학협력단

... 본 발명은 저저항 특성을 갖는 초극박막의 제조방법에 관한 것으로서, 일실시예에 따른 초극박막의 제조방법은 기판 상에 루테늄(Ru) 초극박막을 형성하는 단계와, 루테늄(Ru) 초극박막 상에 캡핑층을 형성하는 단계와, 캡핑층이 형성된 루테늄(Ru) 초극박막을 열처리하는 단계 및 캡핑층을 식각하여 제거하는 단계를 포함한다.

Подробнее
Номер записи: 35
01-04-2025 дата публикации

Tunable quantum coupler facilitating a quantum gate between qubits

Номер: IL298357B1
Автор: JIRI STEHLIK, DEVIN UNDERWOOD, DAVID ZAJAC, MATTHIAS STEFFEN, Jiri Stehlik, Devin Underwood, David Zajac, Matthias Steffen
Принадлежит: IBM CORP, JIRI STEHLIK, DEVIN UNDERWOOD, DAVID ZAJAC, MATTHIAS STEFFEN, IBM CORPORATION, Jiri Stehlik, Devin Underwood, David Zajac, Matthias Steffen

Devices and/or computer-implemented methods to facilitate a quantum gate between qubits using a tunable coupler and a capacitor device are provided. According to an embodiment, a quantum coupler device can comprise a tunable coupler coupled between terminals of a same polarity of a first qubit and a second qubit, the tunable coupler configured to control a first coupling between the first qubit and the second qubit. The quantum coupler device can further comprise a capacitor device coupled to terminals of an opposite polarity of the first qubit and the second qubit, the capacitor device configured to provide a second coupling that is opposite in sign relative to the first coupling.

Подробнее
Номер записи: 36
03-06-2025 дата публикации

Датчик давления со встроенной схемой измерения из интегральных преобразователей температуры для диапазона от -50 °C до 120 °C

Номер: RU234594U1
Автор: Басов Михаил Викторович (RU)
Принадлежит: Федеральное государственное унитарное предприятие "Всероссийский научно-исследовательский институт автоматики им. Н.Л. Духова" (ФГУП "ВНИИА") (RU)

Полезная модель относится к области измерительной техники и автоматики, представляет собой датчик давления со встроенной схемой из интегральных преобразователей температуры для диапазона от -50°C до 120°C и может быть использована в малогабаритных преобразователях давления и температуры в электрический сигнал. Датчик давления со встроенной схемой из интегральных преобразователей температуры для диапазона от -50°C до 120°C содержит корпус с возможностью подачи дифференциального давления на чувствительный элемент давления и имеет восемь выводов для подачи или снятия электрического сигнала с чувствительного элемента давления и встроенной схемы из интегральных преобразователей температуры для повышенного диапазона. Чувствительный элемент давления, способный измерять перепады давления при подаче с двух сторон элемента, содержит интегральный преобразователь давления, прокладку и основание, которые соединены между собой легкоплавким стеклом и имеют сквозные отверстия для подачи давления с оборотной ...

Подробнее
Номер записи: 37
10-03-2025 дата публикации

양자 컴퓨터의 초전도 큐빗 메모리

Номер: KR102778201B1
Автор: 이재형, 권혁신, 신재호, 장태환, 전인수
Принадлежит: 삼성전자주식회사

... 양자 컴퓨터 큐빗 메모리에 관해 개시되어 있다. 일 실시예에 의한 양자 컴퓨터 큐빗 메모리는 제1 리드아웃 유닛과, 제1 트랜스몬과, 양자 정보가 저장되는 제1 데이터 저장부를 포함하고, 상기 제1 데이터 저장부는 기판 상에 순차적으로 적층된 제1 초전도 도파관층, 절연층 및 초전도체층을 포함한다. 일 예에서, 상기 제1 초전도 도파관층은 초전도 공진기를 포함할 수 있다.

Подробнее
Номер записи: 38
12-03-2025 дата публикации

수직형 메모리 장치 및 그 제조 방법

Номер: KR102779422B1
Автор: 강상민, 양한빛, 최지훈
Принадлежит: 삼성전자주식회사

... 수직형 메모리 장치의 제조 방법에서, 기판 상에 절연막 및 희생막이 교대로 반복적으로 적층된 몰드를 형성하고, 상기 몰드를 관통하여 상기 기판의 상면을 노출시키는 채널 홀을 형성하고, 실레인(silane)을 포함하는 제1 전구체 및 할로겐 원소를 함유하는 실레인을 포함하는 제2 전구체를 함께 사용하는 제1 증착 공정을 수행하여, 상기 채널 홀의 측벽 및 저면에 제1 예비 블로킹 막을 형성하고, 상기 제1 전구체를 사용하는 제2 증착 공정을 수행하여 상기 채널 홀의 측벽 및 저면에 제2 예비 블로킹 막을 형성하며, 상기 제1 및 제2 예비 블로킹 막들은 함께 제3 예비 블로킹 막을 형성하고, 상기 제3 예비 블로킹 막에 산화 공정을 수행하여 이를 제1 블로킹 막으로 변환시키고, 상기 제1 블로킹 막 상에 전하 저장막, 터널 절연막 및 채널막을 순차적으로 적층하며, 상기 순차적으로 적층된 제1 블로킹 막, 상기 전하 저장막 및 상기 터널 절연막은 전하 저장막 구조물을 형성하고, 상기 희생막을 제거하여 상기 전하 저장막 구조물의 외측벽을 노출시키는 갭을 형성하고, 상기 갭 내에 게이트 전극을 형성한다.

Подробнее
Номер записи: 39
05-03-2025 дата публикации

강유전체 트랜지스터 및 그 제조 방법

Номер: KR20250030699A
Автор: 이장식, 김익재
Принадлежит:

... 본 발명의 일 관점에 따른 강유전체 트랜지스터는, 투명 기판과, 상기 투명 기판 상의 게이트 전극층과, 상기 게이트 전극층 상에 형성되고, 하프늄계 산화물을 포함하는 강유전체층과, 상기 강유전체층 상에 형성되고 산화물 반도체를 포함하는 반도체 채널층과, 상기 게이트 전극층의 일측에서 상기 반도체 채널층에 연결된 드레인 전극층과, 상기 게이트 전극층의 타측에서 상기 반도체 채널층에 연결된 소오스 전극층을 포함할 수 있다.

Подробнее
Номер записи: 40
12-03-2025 дата публикации

탄화 규소 반도체 소자의 형성 방법

Номер: KR102780549B1
Автор: 김권제
Принадлежит: 주식회사 아이큐랩, 김권제

... 본 발명은 기판의 쏘잉(Sawing) 위치를 쉽게 인식할 수 있도록 개선한 탄화 규소 반도체 소자의 형성 방법을 개시하며, 상기 탄화 규소 반도체 소자의 형성 방법은 기판의 미리 설정된 칩 영역들에 탄화 규소 반도체 소자를 형성하는 단계; 상기 칩 영역들 사이에 수평으로 교차하는 제1 방향과 제2 방향으로 형성된 스크라이브 레인들의 교차 위치 별로 상기 기판에 양각으로 쏘잉 키(Sawing Key)를 형성하는 단계; 및 상기 기판의 상기 쏘잉 키들을 인식하여 쏘잉 위치들을 설정하고, 상기 쏘잉 위치들에 대한 쏘잉을 진행하여 상기 탄화 규소 반도체 소자를 개별화하는 단계;를 포함할 수 있다.

Подробнее
Номер записи: 41
07-03-2025 дата публикации

반도체 장치 및 이의 제조 방법, 그리고 반도체 장치를 포함하는 전자 시스템

Номер: KR20250031358A
Автор: 이동진, 이재덕, 김학선, 손낙진, 윤강오
Принадлежит:

... 실시예에 따른 반도체 장치는, 반도체 기판, 복수의 트랜지스터, 소자 분리부 및 리세스 절연부를 포함한다. 반도체 기판은 제1 트랜지스터 영역 및 제2 트랜지스터 영역을 포함할 수 있다. 복수의 트랜지스터는, 제1 트랜지스터 영역에 위치하는 제1 트랜지스터와, 제2 트랜지스터 영역에 위치하며 제1 트랜지스터보다 큰 동작 전압을 가지는 제2 트랜지스터를 포함한다. 소자 분리부는 반도체 기판의 제1 면 쪽에 위치하며, 복수의 트랜지스터의 경계에 각기 위치한다. 리세스 절연부는 제2 트랜지스터 영역에서 반도체 기판의 제1 면에 반대되는 반도체 기판의 제2 면 쪽에 위치한다.

Подробнее
Номер записи: 42
29-12-2020 дата публикации

Method of manufacturing a Display devices

Номер: KR102196179B1
Автор: 김근영, 오두환, 황순재
Принадлежит: 엘지디스플레이 주식회사

... 본 발명은, 모기판과; 상기 모기판 상부에 형성되며, 내부에 서로 교차하여 화소를 정의하는 게이트 및 데이터 배선과, 상기 게이트 및 데이터 배선과 연결되는 스위칭 소자와, 상기 게이트 배선 또는 상기 데이터 배선과 연결되는 패드부를 포함하는 다수의 표시패널과; 상기 다수의 표시패널 각각의 패드부에 다수의 신호배선을 통해 연결되는 테스트부를 포함하고, 상기 다수의 신호배선은 인접한 신호배선이 서로 상이한 층에 형성되는 것을 포함하는 디스플레이 장치용 모기판을 제공한다.

Подробнее
Номер записи: 43
04-01-2021 дата публикации

Organic light emitting display apparatus and method for manufacturing the same

Номер: KR102197667B1
Автор: 조규식, 백민지, 서동락
Принадлежит: 삼성디스플레이 주식회사

... 본 발명의 일 실시예는 기판, 상기 기판 상에 형성되고 활성층, 게이트 전극, 소스 전극 및 드레인 전극을 구비하는 박막 트랜지스터, 상기 박막 트랜지스터의 소스 전극 및 드레인 전극 중 어느 하나와 전기적으로 연결되는 제1 전극, 상기 활성층의 영역 중 상기 게이트 전극과 중첩되는 영역 및 상기 활성층의 영역 중 소스 전극과 드레인 전극 중 상기 제1 전극과 전기적으로 연결되는 전극과 연결되는 영역의 사이에 형성된 더미 도전 패턴, 상기 제1 전극 상에 형성되고 유기 발광층을 구비하는 중간층 및 상기 중간층 상에 형성된 제2 전극을 포함하는 유기 발광 표시 장치를 개시한다.

Подробнее
Номер записи: 44
13-01-2021 дата публикации

SEMICONDUCTOR DEVICE DISPLAY DEVICE AND ELECTRONIC EQUIPMENT

Номер: KR102202400B1
Автор: 사사끼 도시나리, 사까따 준이찌로, 오하라 히로끼, 야마자끼 슌뻬이
Принадлежит: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

... 안정한 전기 특성을 갖는 박막 트랜지스터를 포함하는 신뢰성이 좋은 반도체 장치를 제작하는 것을 목적으로 한다. 채널 형성 영역을 포함하는 반도체층으로서 산화물 반도체막을 이용하는 박막 트랜지스터를 포함하는 반도체 장치의 제작 방법에서, 산화물 반도체막의 순도를 높이고, 수분 등의 불순물을 저감하는 가열 처리(탈수화 또는 탈수소화를 위한)를 행한다. 그 후, 산소 분위기하에서 서냉을 행한다. 가열 처리는, 산화물 반도체막에 존재하는 수분 등의 불순물뿐만 아니라, 게이트 절연층 내에 존재하는 수분 등의 불순물을 저감하고, 산화물 반도체막과 산화물 반도체막의 상하에 접하여 설치되는 막들 사이의 계면에서의 수분 등의 불순물을 저감한다.

Подробнее
Номер записи: 45
10-02-2021 дата публикации

Electronic devices including graphene and quantum dot

Номер: KR102214833B1
Автор: 허진성, 김태호, 이기영, 박성준
Принадлежит: 삼성전자주식회사

... 그래핀과 양자점을 이용하여 대면적으로 제조가 가능하고 높은 이동도 및 큰 온/오프 전류비를 갖는 포함하는 전자 소자가 개시된다. 개시된 전자 소자에서, 다수의 양자점들을 포함하는 양자점층과 상기 양자점층에 전기적으로 접촉하는 그래핀층은 함께 채널층으로서 동작한다. 개시된 전자 소자는, 우수한 광전 특성을 갖는 양자점과 우수한 이동도를 갖는 그래핀을 함께 채널층으로 사용하기 때문에, 높은 이동도 및 큰 온/오프 전류비를 갖는 광전자 소자에 응용될 수 있다.

Подробнее
Номер записи: 46
30-12-2020 дата публикации

AIR GAP STRUCTURE SEMICONDUCTOR DEVICE WITH PROCESS RELIABILITY AND METHOD OF MANUFACTURING THE SAME

Номер: KR102196500B1
Автор: YOUNG JOON CHOI
Принадлежит: PHILOPTICS CO LTD, PHILOPTICS CO., LTD.

Disclosed is an air gap structure semiconductor device with process reliability for improving the mechanical properties of a nanofiber cluster insulating layer while minimizing a delay constant of the semiconductor device to improve the operation speed and reduce the power consumption and the amount of heat generated, and a manufacturing method thereof. According to the present invention, an air gap structure semiconductor device with process reliability comprises: a semiconductor substrate; a plurality of lines/spaces and circuit patterns disposed on the semiconductor substrate; a nanofiber cluster insulating layer disposed on the plurality of lines/spaces and circuit patterns and having a plurality of pores; a plurality of air gaps formed by the plurality of line/space and circuit patterns and the nanofiber cluster insulating layer; and a filling member filled in the plurality of pores of the nanofiber cluster insulating layer.

Подробнее
Номер записи: 47
07-01-2021 дата публикации

Complex scanner and the method of operating the same

Номер: KR102199652B1
Автор: 박장웅, 지상윤
Принадлежит: 연세대학교 산학협력단

... 본 발명은 광 에너지의 분포와 압력의 분포를 동시에 감시하는 복합 스캐너에 관한 것이다. 본 발명의 일 실시예에 따른 복합 스캐너는 어레이 형태의 복수의 픽셀 유닛들을 가지며, 각 픽셀 유닛은 광 에너지를 전기 에너지로 변환하여 광-전류 신호를 생성하는 광전 센서 및 상기 광전 센서와 전기적으로 연결되고, 압력에 의해 컨덕턴스가 가변됨으로써 상기 광-전류 신호를 변화시켜 출력 전류 신호를 생성하는 압력 센서를 포함하고, 상기 출력 전류 신호를 측정하는 감지부에 의하여 상기 광 에너지의 분포와 상기 압력의 분포를 동시에 감지할 수 있다.

Подробнее
Номер записи: 48
18-02-2021 дата публикации

OXIDE THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME

Номер: KR102217043B1
Автор: 김현재, 민원경, 정태수, 박성표, 김희준, 이진혁, 박경호
Принадлежит: 연세대학교 산학협력단

... 본 발명은 산화물 박막 트랜지스터 및 그 제조방법을 개시한다. 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 기판, 상기 기판 상에 형성된 게이트 전극, 상기 게이트 전극 상에 형성된 게이트 절연층, 상기 게이트 절연층 상에 형성된 p형 산화물 반도체 박막, 상기 p형 산화물 반도체 박막의 상부에 서로 이격되어 형성된 소스 전극 및 드레인 전극 및 상기 소스 전극 및 상기 드레인 전극이 형성된 상기 p형 산화물 반도체 박막 상에 형성된 패시베이션(passivation)층을 포함하고, 상기 p형 산화물 반도체 박막은 제1 열처리를 통하여 활성화되며, 상기 p형 산화물 반도체 박막은 상기 패시베이션층이 형성된 후 제2 열처리를 통하여 상기 p형 산화물 반도체 박막의 백 채널(back channel)이 선택적으로 산화됨으로써 상변화되는 것을 특징으로 한다.

Подробнее
Номер записи: 49
29-01-2021 дата публикации

INTEGRATED STANDARD CELL STRUCTURE

Номер: KR102208878B1
Автор: 첸 팡, 리아우 존 지
Принадлежит: 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드

... 집적 회로는, 통합되는 제 1 pFET 및 제 1 nFET을 갖고, 제 1 표준 셀 경계 상의 제 1 유전체 게이트를 갖는 제 1 표준 셀을 포함한다. 집적 회로는, 제 1 표준 셀에 인접해 있고, 통합되는 제 2 pFET 및 제 2 nFET을 가지며, 제 2 표준 셀 경계 상의 제 2 유전체 게이트를 갖는 제 2 표준 셀을 더 포함한다. 집적 회로는 또한, 제 1 표준 셀과 제 2 표준 셀 사이에 구성되고, 일 피치 치수(P)를 갖는 제 1 필러 셀을 포함한다. 제 1 pFET 및 제 2 pFET은 제 1의 연속적 활성 영역 상에 형성된다. 제 1 nFET 및 제 2 nFET은 제 2의 연속적 활성 영역 상에 형성된다. 제 1 필러 셀은 제 1 필러 셀 경계 상의 제 3 유전체 게이트 및 제 2 필러 셀 경계 상의 제 4 유전체 게이트를 포함한다.

Подробнее
Номер записи: 50
05-03-2025 дата публикации

반도체 장치 및 그 제작 방법

Номер: KR20250029985A
Автор: 야마자키 순페이, 고야마 준
Принадлежит:

... 본 발명의 목적은 새로운 구조 및 양호한 특성을 갖는 반도체 장치를 제공하는 것이다. 반도체 장치는 산화물 반도체층, 상기 산화물 반도체층에 전기적으로 접속된 소스 전극 및 드레인 전극, 상기 산화물 반도체층, 상기 소스 전극, 및 상기 드레인 전극을 덮는 게이트 절연층, 상기 게이트 절연층 위의 게이트 전극을 포함한다. 상기 소스 전극 및 상기 드레인 전극은 측면을 산화함으로써 형성된 산화 영역을 포함한다. 상기 소스 전극 및 상기 드레인 전극의 상기 산화 영역은 300MHz 내지 300GHz의 고주파수 전력 및 산소와 아르곤의 혼합 가스로 플라즈마 처리함으로써 형성되는 것이 바람직하다.

Подробнее
Номер записи: 51
16-04-2025 дата публикации

Мощный СВЧ полевой транзистор

Номер: RU2838425C1
Автор: Мартынов Ярослав Борисович (RU), Галдецкий Анатолий Васильевич (RU)
Принадлежит: Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (RU)

Изобретение относится к электронной технике и может быть использовано в качестве активных элементов СВЧ устройств. Мощный полевой транзистор СВЧ выполнен на полуизолирующей подложке с активным слоем повышенной проводимости в виде периодического набора ячеек, причем внутри каждой ячейки последовательно расположены параллельные электроды истока, затвора и стока, между ячейками расположены области полуизолирующего материала, а внутри ячейки электрод затвора расположен между электродами исток-сток, одноименные электроды истока и стока от различных ячеек соединены электрически, образуя цепи суммирования сигнала транзистора, при этом на полуизолирующей области между ячейками выполнен дополнительный электрод, соединенный одним концом с затворными цепями суммирования, электрод затвора ячейки выполнен из нескольких отдельных параллельных электродам истока и стока субзатворов, которые расположены вдоль линии, параллельной истоку, разделены между собой полуизолирующими областями и соединены перемычками ...

Подробнее
Номер записи: 52
28-04-2025 дата публикации

Способ изготовления интегральной схемы СВЧ-диапазона

Номер: RU2839259C1
Автор: Литунов Сергей Николаевич (RU), Белькова Софья Валентиновна (RU)
Принадлежит: Федеральное государственное автономное образовательное учреждение высшего образования "Омский государственный технический университет" (RU)

Изобретение относится к электронной технике и может быть использовано при создании гибридных интегральных схем для сверхвысокочастотного диапазона (СВЧ-диапазона). Сущность изобретения заключается в том, что способ изготовления интегральной микросхемы СВЧ-диапазона включает изготовление многослойной диэлектрической подложки с заданной последовательностью диэлектрических слоев, нанесение топологического рисунка на каждый из отдельных диэлектрических слоев, формирование заданной последовательности многослойной диэлектрической подложки с одновременным совмещением их сквозных отверстий, последующее спекание, до нанесения топологического рисунка каждый из слоев, выполненных из необожженной керамики, подвергают точечной тепловой обработке, формируя спекшиеся участки на всю толщину листа в виде сетки с линиями шириной, равной толщине листа, с размерами ячеек сетки, равными 1/10 соответствующей стороны микросхемы. Технический результат - обеспечение возможности снижения величины усадки керамических ...

Подробнее
Номер записи: 53
23-06-2025 дата публикации

ПЛИС повышенной эффективности

Номер: RU235167U1
Автор: Зеленцов Алексей Владимирович (RU)
Принадлежит: Общество с ограниченной ответственностью "АТЛАНТ БИЗНЕС СЕРВИСИЗ" (RU)

Полезная модель относится к вычислительной технике и может быть использована в качестве конфигурируемых логических микросхем. Задачей предлагаемого технического решения является увеличение эффективности использования ресурсов ПЛИС и уменьшение стоимости микросхемы. Это достигается за счет того, что в каждый конфигурируемый логический блок дополнительно введены два ключа, обеспечивающих программируемую обратную связь; добавлена возможность управления мультиплексорами рабочими сигналами; добавлены два мультиплексора и четыре вертикальных соединения между соседними КЛБ, осуществляющие логику переноса для организации сдвиговых регистров.

Подробнее
Номер записи: 54
19-03-2025 дата публикации

VERTICAL MEMORY DEVICES

Номер: KR102783249B1
Автор: 백석천, 노지예, 손윤환, 천지성
Принадлежит: 삼성전자주식회사

A vertical memory device includes gate electrodes on a substrate and a channel. The gate electrodes are spaced apart from each other in a vertical direction substantially perpendicular to an upper surface of the substrate. The channel extends through the gate electrodes, and includes a first portion, a second portion and a third portion. The second portion is formed on and connected to the first portion, and has a sidewall slanted with respect to the upper surface of the substrate so as to have a width gradually decreasing from a bottom toward a top thereof. The third portion is formed on and connected to the second portion.

Подробнее
Номер записи: 55
18-03-2025 дата публикации

THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME AND ELECTRONIC DEVICE

Номер: KR102782983B1
Автор: 장진, 이수희
Принадлежит: 에이디알씨 주식회사

Disclosed are a method of manufacturing a thin film transistor, a thin film transistor, and an electronic device. The method of manufacturing a thin film transistor includes forming an oxide semiconductor layer, forming a gate electrode overlapped with at least a portion of the oxide semiconductor layer, and forming a source electrode and a drain electrode electrically connected to the oxide semiconductor layer, wherein the forming of the oxide semiconductor layer includes preparing a precursor solution for an oxide semiconductor, and performing spray pyrolysis of the precursor solution for the oxide semiconductor to obtain a c-axis aligned crystalline oxide semiconductor.

Подробнее
Номер записи: 56
11-03-2025 дата публикации

박막 트랜지스터들을 위한 질소 풍부 실리콘 질화물 막들

Номер: KR102780536B1
Автор: 림, 로드니 슌렁, 김, 정배, 왕, 지아뤼, 쿠이, 이, 임, 동길, 최, 수영
Принадлежит: 어플라이드 머티어리얼스, 인코포레이티드

... 본 개시내용의 실시예들은 일반적으로 질소 풍부 실리콘 질화물 및 질소 풍부 실리콘 질화물을 증착하기 위한 방법들, 그리고 질소 풍부 실리콘 질화물을 함유하는 트랜지스터들 및 다른 디바이스들에 관한 것이다. 하나 이상의 실시예들에서, 패시베이션 막 스택은 가공물 상에 배치된 실리콘 산화물 층 및 실리콘 산화물 층 상에 배치된 질소 풍부 실리콘 질화물 층을 포함한다. 질소 풍부 실리콘 질화물 층은 약 20at%(atomic percent) 내지 약 35at%의 실리콘 농도, 약 40at% 내지 약 75at%의 질소 농도, 및 약 10at% 내지 약 35at%의 수소 농도를 갖는다. 하나 이상의 예들에서, 패시베이션 막 스택은 실리콘 산화물 층, 질소 풍부 실리콘 질화물 층, 및 임의의 타입의 실리콘 질화물, 이를테면 질소 풍부 실리콘 질화물 및/또는 수소 풍부 실리콘 질화물을 함유하는 제3 층을 포함한다.

Подробнее
Номер записи: 57
12-03-2025 дата публикации

표시 장치

Номер: KR102781347B1
Автор: 나지수, 곽원규, 김양완, 조영진
Принадлежит: 삼성디스플레이 주식회사

... 본 개시는 표시 장치에 관한 것으로, 기판, 상기 기판 위에 위치하는 복수개의 화소, 상기 기판 위에 제1 방향을 따라 위치하는 제1 초기화 전압선, 상기 제1 초기화 전압선과 다른 층에 위치하는 제2 초기화 전압선을 포함하고, 상기 제2 초기화 전압선은 상기 제1 방향을 따라 위치하는 가로부, 상기 제1 방향과 교차하는 제2 방향을 따라 위치하는 세로부를 포함하며, 상기 세로부는 상기 제1 방향으로 서로 이웃하는 복수개의 화소 사이에 위치한다.

Подробнее
Номер записи: 58
11-03-2025 дата публикации

SiC 단결정 전사용 복합 기판, SiC 단결정 전사용 복합 기판의 제조 방법, 및 SiC 접합 기판의 제조 방법

Номер: KR20250034455A
Автор: 데라시마 아키라
Принадлежит:

SiC 접합 기판의 제조 프로세스에 반복 사용하는 SiC 단결정 기판의 휨을 개선함으로써, SiC 단결정 기판의 반송 에러나 가공 테이블에 SiC 단결정 기판을 유지할 수 없는 문제를 억제함과 함께, 표면 활성화 공정이나 첩합 공정에서 SiC 단결정 기판을 가공 테이블에 정전 척에 의해 유지하는 것을 가능하게 하여, 접합 불량의 발생을 억제할 수 있는 SiC 단결정 전사용 복합 기판, SiC 단결정 전사용 복합 기판의 제조 방법, 및 SiC 접합 기판의 제조 방법을 제공한다. SiC 단결정 기판과, 체적 저항률이 10 Ω·cm 이하인 제 1 SiC 다결정 기판을 구비하고, 상기 SiC 단결정 기판의 편면은, 상기 제 1 SiC 다결정 기판의 편면과 공유 결합에 의해 직접 접합되어 있는, SiC 단결정 전사용 복합 기판.

Подробнее
Номер записи: 59
12-03-2025 дата публикации

산화물 반도체 박막 트랜지스터 및 그 제조 방법

Номер: KR102780730B1
Автор: 지혁, 전진채, 김재현, 최선영, 정미진
Принадлежит: 엘지디스플레이 주식회사

... 본 명세서의 일 실시예에 따라 산화물 반도체 박막 트랜지스터가 제공된다. 상기 산화물 반도체 박막 트랜지스터는, 채널 영역과 채널 영역의 양측에 있는 소스/드레인 영역을 포함하는 반도체층, 반도체층 상에 형성된 제1 게이트 절연층, 제1 게이트 절연층 상에 형성되고 상기 채널 영역과 중첩하는 게이트 전극, 게이트 전극 상에 형성된 제2 게이트 절연층, 게이트 절연층 상에 형성되고 상기 게이트 전극과 중첩하는 보조 전극, 보조 전극 상에 형성된 층간 절연층, 및 층간 절연층 상에 형성된 소스/드레인 전극을 포함할 수 있다. 본 명세서의 다른 실시예에 따라 산화물 반도체 박막 트랜지스터의 제조 방법이 제공된다. 상기 방법은, 산화물 반도체층을 형성하는 단계, 산화물 반도체층 상에 제1 게이트 절연층을 증착하는 단계, 제1 게이트 절연층 상에 게이트 전극을 형성하는 단계, 게이트 전극 상에 제2 게이트 절연층을 증착하는 단계, 게이트 전극을 노출하는 게이트 컨택홀을 형성하는 단계, 제2 게이트 절연층 상에 보조 전극을 형성하는 단계, 불순물을 도핑하는 단계, 보조 전극 상에 층간 절연층을 증착하는 단계, 산화물 반도체층을 노출하는 소스/드레인 컨택홀을 형성하는 단계, 산화물 반도체층과 전기적으로 연결하는 소스 및 드레인 전극을 형성하는 단계를 포함할 수 있다.

Подробнее
Номер записи: 60
05-03-2025 дата публикации

표시 장치

Номер: KR102774516B1
Автор: 주윤식, 성석제, 백경현, 신현우
Принадлежит: 삼성디스플레이 주식회사

... 표시 장치는 기판, 기판 상에 배치되는 게이트 전극을 포함하는 제1 트랜지스터, 기판 상에 배치되는 하부 게이트 전극 및 하부 게이트 전극 상에 배치되는 상부 게이트 전극을 포함하고 제1 단부가 제1 트랜지스터의 단부에 연결되는 제2 트랜지스터, 제1 방향으로 연장되고 일부가 하부 게이트 전극을 형성하는 하부 게이트 신호선, 하부 게이트 신호선 상에 배치되고 제1 방향으로 연장되며 일부가 상부 게이트 전극을 형성하는 상부 게이트 신호선, 그리고 상부 게이트 신호선 상에 배치되고 게이트 전극과 제2 트랜지스터의 제2 단부를 연결하며 하부 게이트 신호선 및 상부 게이트 신호선에 교차하는 제1 연결 패턴을 포함할 수 있다. 하부 게이트 신호선 또는 상부 게이트 신호선이 제1 연결 패턴에 중첩하는 중첩 영역 내에서 상부 게이트 신호선의 전부는 하부 게이트 신호선의 일부에 중첩할 수 있다.

Подробнее
Номер записи: 61
05-03-2025 дата публикации

표시 장치 및 그 제조 방법

Номер: KR102775872B1
Автор: 정용빈, 최상건, 우영걸, 차명근, 곽은진
Принадлежит: 삼성디스플레이 주식회사

... 본 발명은 메인표시영역과, 투과영역을 구비한 컴포넌트영역, 및 상기 메인표시영역의 외곽의 주변영역을 포함하는 표시 장치에 있어서, 제1 기판; 상기 메인표시영역에 대응되도록 상기 제1 기판 상에 배치되는 메인 표시요소와 상기 메인 표시요소와 연결되되, 제1 반도체층을 포함하는 메인 화소회로; 상기 컴포넌트영역에 대응되도록 상기 제1 기판 상에 배치되는 보조 표시요소와 상기 보조 표시요소와 연결되되, 제2 반도체층을 포함하는 보조 화소회로; 상기 제1 기판과 상기 제1 반도체층 사이, 및 상기 제1 기판과 상기 제2 반도체층 사이에 배치되는 버퍼층; 및 상기 제1 기판과 상기 버퍼층 사이에 배치되되, 질화실리콘(SiNx), 산화알루미늄(Al2O3), 및 산화지르코늄(Zr2O3) 중 하나의 물질을 포함하고, 2 g/cm3 내지 6 g/cm3 의 밀도를 갖는 배리어층;을 구비하는 표시 장치가 제공된다.

Подробнее
Номер записи: 62
05-03-2025 дата публикации

반도체 디바이스 및 그 제작을 위한 방법

Номер: KR20250029696A
Автор: 리, 쿼-싱, 슈에, 성-위안, 치우, 융-천, 캉, 치-카이, 린, 원-카이
Принадлежит:

... 반도체 디바이스를 제작하기 위한 한 방법은, 먼저 트랜지스터 영역과 일회성 프로그램가능한(OTP) 커패시터 영역을 갖는 기판을 제공하는 단계, 트랜지스터 영역 상의 제1 핀 형상 구조물과 OTP 커패시터 영역 상의 제2 핀 형상 구조물을 형성하는 단계, 및 그 다음, 제1 핀 형상 구조물과 제2 핀 형상 구조물 상에 게이트 산화물층을 형성하기 위해 산화 프로세스를 수행하는 단계를 포함한다. 바람직하게는, 제1 핀 형상 구조물 및 제2 핀 형상 구조물은 단면 관점에서 상이한 형상들을 갖는다.

Подробнее
Номер записи: 63
14-03-2025 дата публикации

전하 유보 노드를 갖는 반도체 소자

Номер: KR20250036366A
Автор: 이우철
Принадлежит:

... 반도체 소자는 기판 상의 제1 및 제2 트랜지스터를 포함할 수 있다. 상기 제1 트랜지스터는 제1 및 제2 소스/드레인 영역들; 상기 제1 및 제2 소스/드레인 영역들 사이의 제1 채널 영역; 상기 제1 채널 영역 상의 제1 게이트 전극; 및 상기 제1 채널 영역 및 상기 제1 게이트 전극 사이의 전하 유보 노드(Charge Retention Node)를 포함할 수 있다. 상기 제2 트랜지스터는 제3 및 제4 소스/드레인 영역들; 상기 제3 및 제4 소스/드레인 영역들 사이의 제2 채널 영역; 및 상기 제2 채널 영역 상의 제2 게이트 전극을 포함할 수 있다. 상기 제3 소스/드레인 영역의 일부분은 상기 전하 유보 노드에 접속될 수 있다.

Подробнее
Номер записи: 64
01-02-2021 дата публикации

Complementary metal oxide semiconductor device and method of manufacturing the same

Номер: KR102210325B1
Автор: 양문승, 우딘 모하메드 라킵, 이명재, 이상문, 이성훈, 조성호
Принадлежит: 삼성전자주식회사

CMOS 소자 및 그 제조 방법이 개시된다. 개시된 CMOS 소자는, 실리콘 기판 상에 버퍼층이 구비되고, 상기 버퍼층 상에 n형 트랜지스터용 제1층이 구비되고, 상기 제1층과 이격되게 p형 트랜지스터용 제2층이 구비되며, 상기 p형 트랜지스터용 제2층은 상기 버퍼층 상 또는 상기 실리콘 기판 상에 배치될 수 있다.

Подробнее
Номер записи: 65
15-01-2021 дата публикации

Organic light-emitting display apparatus

Номер: KR102203100B1
Автор: 유춘기
Принадлежит: 삼성디스플레이 주식회사

... 본 발명의 일 실시예는 활성층, 게이트 전극, 및 소스 전극과 드레인 전극을 포함하는 박막 트랜지스터; 상기 활성층과 게이트 전극 사이에 배치된 제1 절연층; 상기 게이트 전극과 상기 소스 전극과 드레인 전극 사이에 배치된 제2 절연층; 상기 소스 전극과 드레인 전극을 덮는 제3 절연층; 상기 제2 절연층 및 상기 제3 절연층에 형성된 개구에 배치되고, 단부가 상기 제3 절연층에 형성된 개구 밖에 위치하는 화소 전극; 상기 화소 전극의 단부를 덮은 부분이 상기 제3 절연층에 형성된 개구 밖에 위치하는 제4절연층; 상기 화소 전극 상에 배치되고 유기 발광층을 포함하는 중간층; 및 상기 중간층 상에 배치된 대향 전극;을 포함하는 유기 발광 표시 장치를 제공한다.

Подробнее
Номер записи: 66
04-02-2021 дата публикации

반도체 장치, 반도체 모듈, 및 반도체 패키지 장치

Номер: KR102212240B1
Автор: 야스다 에이지, 이마이 도시카즈, 오카와 료스케, 이마무라 다케시, 사카모토 미쓰아키, 요시다 가즈마, 히라코 마사아키, 마스모토 야스유키, 소타 시게토시, 오오타 도모나리
Принадлежит: 누보톤 테크놀로지 재팬 가부시키가이샤

... 제1 도전형의 불순물을 포함하는 반도체 기판(32)과 반도체 기판(32)의 제1 도전형의 불순물의 농도보다 낮은 농도의 제1 도전형의 불순물을 포함하는 저농도 불순물층(33)과, 금속 재료로 구성된 이면 전극(31)과 저농도 불순물층(33) 내에 형성된 트랜지스터(10, 20)를 갖고, 트랜지스터(10)는 저농도 불순물층(33)의 표면에 제1 소스 전극(11)과 제1 게이트 전극(19)을 갖고, 트랜지스터(20)는 저농도 불순물층(33)의 표면에 제2 소스 전극(21)과 제2 게이트 전극(29)을 가지며, 반도체 기판(32)은, 트랜지스터(10, 20)의 공통 드레인 영역으로서 작용하고, 이면 전극(31)의 두께 a는 25μm 이상 35μm 이하이며, 이면 전극(31)의 두께 a의 반도체 기판(32)과 저농도 불순물층(33)을 포함한 반도체층의 두께 b에 대한 비 a/b는 0.32 이상이다.

Подробнее
Номер записи: 67
14-01-2021 дата публикации

NoC Semiconductor device having network-on-chip structure and routing method thereof

Номер: KR102203669B1
Автор: 한태희, 황준선
Принадлежит: 에스케이하이닉스 주식회사, 성균관대학교산학협력단

... 본 발명은 수직으로 적층되며, TSV(Through Silicon Via)를 통해 상호 전기적으로 연결된 복수개의 반도체 칩들; 상기 각 반도체 칩에 형성된 복수개의 반도체 소자들; 상기 반도체 소자들을 연결하는 복수개의 노드들; 및 상기 노드들 각각에 구비되며, 상기 노드의 온도에 따라 상기 노드의 통신 접속 여부를 결정하여 상기 반도체 소자들 사이의 최단 통신 경로를 설정하는 노드 제어 장치를 구비하는 하는 반도체 장치를 제공한다.

Подробнее
Номер записи: 68
19-01-2021 дата публикации

게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들

Номер: KR102204272B1
Автор: 리치텐왈너, 데이빗 제이., 반 브룬트, 에드워드 알., 휼, 브레트
Принадлежит: 크리, 인코포레이티드

... 반도체 디바이스들은 넓은 밴드갭 반도체 재료를 포함하는 드리프트 영역을 포함하는 반도체 층 구조체를 포함한다. 드리프트 영역 중 하나에 대향하는 전도형의 차폐 패턴은 디바이스의 능동 영역 내의 드리프트 영역의 상부 부분 내에 제공되고 드리프트 영역 중 하나에 대향하는 전도형의 종단 구조체는 디바이스의 종단 영역 내의 드리프트 영역의 상부 부분 내에 제공된다. 게이트 트렌치는 반도체 층 구조체의 상부 표면 내로 연장된다. 반도체 층 구조체는 종단 구조체 위에 연장되고 종단 구조체를 적어도 부분적으로 커버하는 반도체 층을 포함한다.

Подробнее
Номер записи: 69
25-01-2021 дата публикации

3 THREE DIMENSIONAL FLASH MEMORY FOR INTEGRATING AND MANUFACTURING METHOD THEREOF

Номер: KR102207214B1
Автор: 송윤흡
Принадлежит: 삼성전자주식회사

... 집적화를 도모하는 3차원 플래시 메모리 및 그 제조 방법이 개시된다. 일 실시예에 따르면, 3차원 플래시 메모리는 수직 방향으로 연장 형성되는 적어도 하나의 메모리 셀 스트링-상기 적어도 하나의 메모리 셀 스트링은 적어도 하나의 채널층 및 상기 적어도 하나의 채널층을 감싸는 적어도 하나의 전하 저장층을 포함함-; 및 상기 적어도 하나의 메모리 셀 스트링에 대해 직교하며 연결되고, 수평 방향으로 연장 형성되며 적층되는 복수의 워드라인들-상기 복수의 워드라인들은 서로 다른 길이로 연장 형성되어 단차부 및 평면부를 포함하는 계단 형상을 구성함-을 포함하고, 상기 적어도 하나의 메모리 셀 스트링은, 상기 평면부 및 상기 단차부 모두에 형성되는 것을 특징으로 한다.

Подробнее
Номер записи: 70
31-12-2020 дата публикации

Liquid crystal display device and electronic device

Номер: KR102197397B1
Автор: 야마자키 순페이
Принадлежит: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

... 본 발명은 액정 표시 장치의 소비 전력을 저감하는 것 및 표시의 열화를 억제하는 것, 또한, 온도 등의 외부 인자에 의한 표시의 열화를 억제하는 것에 관한 것이다. 각 화소에 형성되는 트랜지스터로, 채널 형성 영역이 산화물 반도체층에 의해 구성되는 트랜지스터를 적용한다. 한편, 이 산화물 반도체층을 고순도화함으로써, 이 트랜지스터의 실온에서의 오프 전류값을 10aA/㎛ 이하, 또한 85℃에서의 오프 전류값을 100aA/㎛ 이하로 하는 것이 가능하다. 이로 인해, 액정 표시 장치의 소비 전력을 저감하는 것 및 표시의 열화를 억제하는 것이 가능하게 된다. 또한, 상기한 바와 같이 이 트랜지스터는, 85℃라는 고온에서도 오프 전류값을 100aA/㎛ 이하로 하는 것이 가능하다. 이로 인해, 온도 등의 외부 인자에 의한 액정 표시 장치의 표시의 열화를 억제할 수 있다.

Подробнее
Номер записи: 71
31-12-2020 дата публикации

DISPLAY DEVICE

Номер: KR102197416B1
Автор: 쿠보타 다이스케, 하츠미 료
Принадлежит: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

... 우수한 표시 품질을 지닌 표시 장치를 제공하기 위해, 하나의 화소 내에 신호선, 주사선, 트랜지스터, 화소 전극, 및 공통 전극을 포함하는 표시 장치에서, 신호선과 중첩하는 영역의 연장 방향이 평면 형상에서 화소 전극과 중첩하는 영역의 연장 방향과 다른 공통 전극이 포함되고, 이러한 연장 방향들은 신호선과 화소 전극 사이에서 서로 교차한다. 그러므로 화소의 투과율 변화가 억제될 수 있고, 따라서 깜박거림이 감소될 수 있다.

Подробнее
Номер записи: 72
04-02-2021 дата публикации

MULTI-HETEROJUNCTION NANOPARTICLES METHEODS OF MANUFACTURE THEREOF AND ARTICLES COMPRISING THE SAME

Номер: KR102212758B1
Автор: 심 문섭, 오 누리, 자이 유, 남 수지, 트레포나스 피터, 데쉬판데 키쇼리, 주 제이크
Принадлежит: 더 유니버시티 오브 일리노이즈, 더 오피스 오브 테크놀로지 매니지먼트, 롬 앤드 하스 일렉트로닉 머트어리얼즈 엘엘씨, 다우 글로벌 테크놀로지스 엘엘씨

... 제 1 종단 및 제 2 종단을 갖는 일차원 반도체 나노입자; 제 1 종단 또는 제 2 종단 중 하나에 접촉하는 제 1 엔드캡 - 여기서, 제 1 엔드캡은 제 1 반도체를 포함하고 제 1 엔드캡은 일차원 나노입자로부터 연장하여 제 1 나노결정 헤테로접합을 형성한다 - ; 및 제 1 엔드캡에 접촉하는 제 2 엔드캡 - 여기서, 제 2 엔드캡은 제 2 반도체를 포함하고 제 2 엔드캡은 제 1 엔드캡으로부터 연장하여 제 2 나노결정 헤테로접합을 형성한다 - 포함하되; 제 1 반도체가 제 2 반도체와 상이한 반도체 나노입자가 여기서 개시된다.

Подробнее
Номер записи: 73
20-01-2021 дата публикации

ISOLATION STRUCTURE IN GALLIUM NITRIDE DEVICES AND INTEGRATED CIRCUITS

Номер: KR102204777B1
Автор: 쩌우, 춘화, 까오, 지안준, 리도우, 알렉산더, 비치, 로버트, 나카타, 아라나, 스트리트마터, 로버트, 쟈오, 꽝유안, 콜루리, 시샤드리, 마, 양핑, 리우, 팡 창, 치앙, 밍-쿤, 까오, 찌아리
Принадлежит: 이피션트 파워 컨버젼 코퍼레이션

... 집적 반도체 소자는 기판 층, 상기 기판 층 상에 형성된 버퍼 층, 상기 버퍼 층 상에 형성된 갈륨 나이트라이드 층, 및 상기 갈륨 나이트라이드 층 상에 형성된 배리어 층을 포함한다. 더욱이, 복수의 트랜지스터 소자에 대한 옴 접촉부들이 상기 배리어 층 상에 형성된다. 구체적으로, 상기 제1 트랜지스터 소자에 대한 복수의 제1 옴 접촉부들은 상기 배리어 층의 상기 표면의 제1 부분 상에 형성되고, 상기 제2 트랜지스터 소자에 대한 복수의 제2 옴 접촉부들은 상기 배리어 층의 상기 표면의 제2 부분 상에 형성된다.

Подробнее
Номер записи: 74
21-01-2021 дата публикации

Method of forming semiconductor film and method of manufacturing transistor including semiconductor film

Номер: KR102205698B1
Автор: 김태상, 선종백, 류명관, 정칠희
Принадлежит: 삼성전자주식회사

... 반도체막 및 그 형성방법과 반도체막을 포함하는 트랜지스터 및 그 제조방법을 제공한다. 아연, 질소, 산소 및 불소를 포함하는 반도체막 및 그 형성방법을 제공한다. 아연, 질소 및 불소를 포함하는 반도체막 및 그 형성방법을 제공한다. 상기 반도체막의 형성을 위해, 스퍼터링(sputtering) 법, 이온 주입, 플라즈마 처리, 화학기상증착(CVD) 법, 용액 공정(solution process) 등을 이용할 수 있다. 상기 스퍼터링 법은 아연(Zn) 타겟 및 불소를 포함하는 반응 가스를 사용하여 수행할 수 있다. 상기 반응 가스는 질소 및 불소를 포함하거나, 질소와 산소 및 불소를 포함할 수 있다.

Подробнее
Номер записи: 75
15-02-2021 дата публикации

Triboelectric nano generator using depleted layer of semiconductor

Номер: KR102215588B1
Автор: 유경화, 김명진, 박명욱
Принадлежит: 연세대학교 산학협력단

... 본 발명은 종래의 마찰발전기보다 발전효율을 높일 수 있는 반도체 공핍층을 이용한 마찰발전기 및 이의 제조방법에 관한 것으로, 본 발명에 의한 반도체 공핍층을 이용한 마찰발전기는 제1기판(110)과 상기 제1기판(110)의 일측에 형성된 2차원 반도체층(120)을 포함하는 제1어셈블리(100) 및 제2기판(210) 및 상기 제2기판(210)의 일면에 형성되는 마찰층(220)을 포함하는 제2어셈블리(200)를 포함하되, 상기 2차원 반도체층(120)과 상기 마찰층(220)은 분리 또는 접촉 상태를 반복해, 상기 2차원 반도체층(120)과 상기 마찰층(220)의 계면에는 공핍층이 형성되어 마찰전기가 발생하는 것을 특징으로 한다.

Подробнее
Номер записи: 76
27-01-2021 дата публикации

SEMICONDUCTOR DEVICE

Номер: KR102208267B1
Автор: 구보타 다이스케, 하츠미 료, 진쵸 마사미, 시게노부 다쿠미, 고토 나오토
Принадлежит: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

... 본 발명은 개구율이 높고 전하 용량을 증대시킬 수 있는 용량 소자를 구비하는 반도체 장치를 제공한다. 상기 반도체 장치는 기판 위의 트랜지스터와, 기판 위의 제 1 투광성 도전막과, 트랜지스터를 덮으며 제 1 투광성 도전막 위에 개구부가 형성된 산화물 절연막과, 산화물 절연막 위에 있으며 개구부에서 제 1 투광성 도전막에 접촉하는 질화물 절연막과, 트랜지스터에 접속되며 개구부에 오목부가 형성되는 제 2 투광성 도전막과, 제 2 투광성 도전막의 오목부를 충전하는 유기 수지막을 구비한다.

Подробнее
Номер записи: 77
04-04-2025 дата публикации

Стабилитрон на объемном кремнии

Номер: RU2837780C1
Автор: Шоболов Евгений Львович (RU), Шоболова Тамара Александровна (RU), Ангел Максим Николаевич (RU), Кузнецов Сергей Николаевич (RU), Мокеев Александр Сергеевич (RU), Суродин Сергей Иванович (RU), Рудаков Сергей Дмитриевич (RU), Герасимов Владимир Александрович (RU)
Принадлежит: Федеральное государственное унитарное предприятие "Российский федеральный ядерный центр - Всероссийский научно-исследовательский институт экспериментальной физики" (ФГУП "РФЯЦ-ВНИИЭФ") (RU)

Изобретение относится к области микроэлектроники и может быть использовано при создании интегральных схем с управляемым напряжением стабилизации. В стабилитроне на объемном кремнии, включающем анод, катод, контакты, на пластине объемного кремния выполнен легированный примесью 1 типа проводимости слой кремния, соединенный с анодом, на котором сформирована легированная примесью 2 типа проводимости область кремния, часть которой соединена с катодом, примыкающим к аноду, а другая часть соединена с дополнительной областью стабилитрона, представляющей область кремния, легированного примесью 1 типа проводимости, к которой выполнен контакт. Технический результат изобретения заключается в возможности управления рабочим напряжением в условиях воздействия внешних факторов, расширения области применения. 5 ил.

Подробнее
Номер записи: 78
22-04-2025 дата публикации

ВЫСОКОВОЛЬТНЫЙ ПЕРЕКЛЮЧАЮЩИЙ ПОЛУПРОВОДНИКОВЫЙ ПРИБОР

Номер: RU2838844C1
Автор: Зотов Леонид Анатольевич (RU), Максименко Юрий Николаевич (RU)
Принадлежит: Акционерное общество "Дизайн центр "Кристал" (RU)

Изобретение относится к полупроводниковой технике и может быть использовано в устройствах силовой электроники. Высоковольтный полевой переключающий транзистор с вертикальным каналом с управляющим p-n-переходом сформирован на низкоомной полупроводниковой подложке с высокоомным слоем первого типа проводимости, затвор транзистора сформирован из сильнолегированных областей второго типа проводимости в виде ячеек в высокоомном слое первого типа проводимости, области истоков выполнены в виде сильнолегированных областей первого типа проводимости и расположены в окнах ячеек затвора и металлизацию истоков и затвора с контактными площадками, при этом область второго типа проводимости, находящаяся под металлизацией истока, затвора и на периферии, отделена от области затвора высокоомной областью стока первого типа проводимости, расстояние между которыми должно быть не более расстояния, при котором происходит преждевременный поверхностный пробой управляющего р-n-перехода, и не менее расстояния, при котором ...

Подробнее
Номер записи: 79
04-03-2025 дата публикации

Мощный полевой транзистор СВЧ на полупроводниковой гетероструктуре

Номер: RU2835784C1
Автор: Котекин Роман Александрович (RU), Карпов Сергей Николаевич (RU), Пашковский Андрей Борисович (RU), Богданов Сергей Александрович (RU)
Принадлежит: Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (RU)

Изобретение относится к электронной технике СВЧ диапазона. Согласно изобретению в мощном полевом транзисторе СВЧ на полупроводниковой гетероструктуре, содержащем полупроводниковую подложку, буферный слой, последовательность по меньшей мере одного слоя широкозонного и одного слоя узкозонного материалов полупроводниковой гетероструктуры типа AlGaAs-InGaAs-GaAs с заданными характеристиками, электроды истока, затвора, стока, расположенные на наружной поверхности полупроводниковой гетероструктуры, при этом в канальном слое расположена по меньшей мере одна дополнительная система легированных донорной примесью слоёв, отделенная от канала с каждой стороны барьерным слоем или системой слоёв AlxGa1-xAs толщиной не менее 1 нм с мольной долей химического элемента Alх более 0,05; а между дополнительной системой легированных донорной примесью слоёв и барьерными слоями по меньшей мере с одной стороны, расположен нелегированный слой GaAs. Изобретение обеспечивает повышение удельной выходной мощности при ...

Подробнее
Номер записи: 80
26-03-2025 дата публикации

Thin Film Transistor Substrate Display Panel Using The Same And Method Of Manufacturing The Same

Номер: KR20250042135A
Автор: 이정민, 유준석, 이지노, 박재수, 강창헌, 고호영, 김수홍, 홍성기
Принадлежит:

The present invention is to provide a thin film transistor substrate including a buffer having bottom shield metal (BSM) formed thereon, a display panel using the same, and a manufacturing method thereof. Accordingly, the active of a thin film transistor formed on a lower substrate may be prevented from being damaged by the laser irradiated in the process of separating an auxiliary substrate and the lower substrate.

Подробнее
Номер записи: 81
26-03-2025 дата публикации

DISPLAY DEVICE AND ELECTRONIC DEVICE

Номер: KR102787678B1
Автор: 나카무라 다이키, 요시즈미 켄스케
Принадлежит: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

A display device includes overlapping two display panels. The display panel on the upper side includes a first display region and a region that transmits visible light. The display panel on the lower side includes a second display region and a region that blocks visible light. The second display region overlaps with the region that transmits visible light. The region that blocks visible light overlaps with the first display region. The display panel on the lower side includes a third display region between the second display region and the region that blocks visible light. The gate signal and the source signal supplied to a first pixel in the third display region are the same as the gate signal and the source signal supplied to a second pixel in the second display region. The second pixel is closer to the first pixel than any other pixels included in the second display region.

Подробнее
Номер записи: 82
19-03-2025 дата публикации

Oxide thin film transistor

Номер: KR20250038438A
Автор: 김용해, 황치선, 양종헌, 조성목, 피재은
Принадлежит:

Provided is an oxide thin film transistor. The transistor includes a gate electrode on a center of a substrate, an active layer provided on the gate electrode and the substrate and including a metal oxide, and a source electrode and a drain electrode provided on the active layer, which is on both sides of the gate electrode. The source electrode and the drain electrode may each include a first metal layer and a second metal layer on the first metal layer.

Подробнее
Номер записи: 83
05-03-2025 дата публикации

고전자 이동성 트랜지스터 및 그 제조 방법

Номер: KR20250030886A
Автор: 에드워드 이 창, 유에-친 린, 허-위 양, 호위 쩡
Принадлежит:

... 다음 단계들을 포함하는 고전자 이동성 트랜지스터의 제조 방법이 개시된다: 반도체층이 그 위에 형성되고, 상기 반도체층 상에 소스 전극(source electrode) 및 드레인 전극(drain electrode)이 형성되는 기판을 제공하는 단계; 상기 소스 전극 및 상기 드레인 전극 상에 패시베이션층을 형성하는 단계; 상기 패시베이션층을 식각하여 상기 소스전극과 상기 드레인전극 사이에 관통홀을 형성하고, 상기 관통홀을 통해 상기 반도체층의 일부 영역이 노출되도록 하는 단계; 상기 반도체층의 영역 중 제1 하위 영역은 포토레지스트층으로 덮이고, 상기 반도체층의 영역 중 제2 하위 영역은 포토레지스트층으로 덮이지 않는 그런 포토레지스트층을 상기 패시베이션층 상에 형성하는 단계; 상기 제2 하위영역 상에 금속층을 형성하여 게이트 전극을 형성하는 단계; 및 상기 패시베이션층을 제거하는 단계.

Подробнее
Номер записи: 84
11-01-2021 дата публикации

Semiconductor device method of manufacturing the same and electronic device including semiconductor device

Номер: KR102201320B1
Автор: 김언정, 심영선, 박연상, 이장원, 황성우
Принадлежит: 삼성전자주식회사

... 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자소자에 관해 개시되어 있다. 개시된 반도체소자는 제1 및 제2 트랜지스터를 포함할 수 있고, 상기 제1 트랜지스터는 제1 채널층 및 제1 이온겔(ion gel)을 포함할 수 있고, 상기 제2 트랜지스터는 제2 채널층 및 제2 이온겔을 포함할 수 있다. 상기 제1 및 제2 채널층은, 예컨대, 그래핀을 포함할 수 있다. 상기 제1 및 제2 이온겔은 서로 다른 이온성 액체(ionic liquid)를 포함할 수 있다. 상기 제1 및 제2 이온겔은 서로 다른 양이온 및/또는 서로 다른 음이온을 포함할 수 있다. 상기 제1 및 제2 트랜지스터 중 하나는 p형일 수 있고, 다른 하나는 n형일 수 있다. 상기 제1 및 제2 트랜지스터는 인버터를 구성할 수 있다.

Подробнее
Номер записи: 85
13-03-2025 дата публикации

백엔드 능동 디바이스

Номер: KR20250036017A
Автор: 치앙 헝-리, 리 충-엔, 왕 저-푸, 청 차오-칭, 라두 율리아나, 츄앙 쳉-치, 창 치흐-솅, 차이 칭-웨이
Принадлежит:

... 반도체 구조물들 및 이들의 형성 프로세스들이 제공된다. 본 개시의 반도체 구조물은 반도체 기판, 반도체 기판 상에 배치되고 제1 방향을 따른 길이 방향으로 연장되는 복수의 게이트 구조물들을 포함하는 복수의 트랜지스터들, 복수의 트랜지스터들 위에 배치되고 복수의 금속층들 및 복수의 콘택 비아들을 포함하는 금속화 층, 금속화 층 위의 유전체 층, 제1 방향을 따라 평행하게 연장되고 유전체 층 위에 배치된 복수의 유전체 핀들, 복수의 유전체 핀들 위에 컨포멀하게 배치된 반도체 층, 반도체 층 바로 위에 배치된 소스 콘택 및 드레인 콘택, 및 반도체 층 위에 그리고 소스 콘택과 드레인 콘택 사이에 배치된 게이트 구조물을 포함한다.

Подробнее
Номер записи: 86
05-03-2025 дата публикации

반도체 소자 및 그의 제조 방법

Номер: KR20250030278A
Автор: 김기일, 오지수
Принадлежит:

... 본 발명은 반도체 소자 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는, 기판 상의 트랜지스터; 상기 트랜지스터 상의 제1 배선층, 상기 제1 배선층은 상기 트랜지스터와 전기적으로 연결되는 하부 배선을 포함하고; 및 상기 제1 배선층 상의 제2 배선층, 상기 제2 배선층은 층간 절연막 및 상기 층간 절연막 내에 제공되는 상부 배선을 포함하되; 상기 상부 배선은 라인 구조체 및 상기 라인 구조체와 상기 하부 배선을 수직으로 연결하는 제1 비아 구조체를 포함하며, 상기 제1 비아 구조체는: 상기 층간 절연막과 접하는 제1 외측면; 및 상기 층간 절연막과 접하고 상기 제1 외측면과 대향하는 제2 외측면을 포함하고, 상기 제1 외측면 및 상기 제2 외측면은 곡면이되, 상기 제1 외측면의 곡률과 상기 제2 외측면의 곡률은 서로 다르다.

Подробнее
Номер записи: 87
14-03-2025 дата публикации

트랜지스터 및 그를 포함하는 반도체 메모리 장치

Номер: KR20250036414A
Автор: 이세훈, 임준희, 오준석, 장성필
Принадлежит:

... 내구성 및 신뢰성이 향상된 트랜지스터를 제공한다. 트랜지스터는 액티브 영역을 포함하는 기판, 기판 내에, 액티브 영역을 정의하는 소자 분리막, 소자 분리막의 하면 상에 배치되는 제1 불순물 영역, 기판 내에 배치되는 제2 불순물 영역, 기판 상에, 제1 방향으로 연장되는 게이트 전극, 게이트 전극의 적어도 일측에 배치되는 소오스/드레인 영역, 소오스/드레인 영역 상에 배치되는 제1 소오스/드레인 컨택 그룹 및 소오스/드레인 영역 상에, 제1 소오스/드레인 컨택 그룹과 제1 방향으로 이격되는 제2 소오스/드레인 컨택 그룹을 포함하고, 제2 불순물 영역은 제1 소오스/드레인 컨택 그룹 및 제2 소오스/드레인 컨택 그룹 사이에 배치된다.

Подробнее
Номер записи: 88
08-02-2021 дата публикации

전계 효과 센서

Номер: KR102213538B1
Автор: 보야노브 보얀
Принадлежит: 일루미나, 인코포레이티드

... 단일 활성 모이어티로 기능화된 전도 채널을 가지는 단일 분자 전계 효과 센서를 위한 장치 및 방법이 개시된다. 나노 구조체(예컨대, 실리콘 나노와이어나 탄소 나노튜브와 같은)의 영역이 전도 채널을 제공한다. 나노 구조체의 트랩 상태 밀도는 활성 모이어티가 나노 구조체에 결합된 위치 가까이의 나노 구조체의 부분에 대해 수정된다. 일례로, 반도체 장치는 소스, 드레인, 증가된 트랩 상태 밀도로 수정된 부분을 가지는 나노 구조체를 포함하는 채널을 포함하고, 수정된 부분은 활성 모이어티로 더 기능화된다. 게이트 단자는 나노 구조체와 전기 통신한다. 가변 전기 신호가 나노 구조체 채널과 접촉하는 이온 용액에 인가됨에 따라, 반도체 장치로부터 관찰되는 전류의 변화가 분석물의 조성을 식별하는데 사용될 수 있다.

Подробнее
Номер записи: 89
21-01-2021 дата публикации

Organic luminescence emitting display device

Номер: KR102205401B1
Автор: 임상훈, 김원종, 서동규, 송영우, 윤석규, 이종혁
Принадлежит: 삼성디스플레이 주식회사

... 유기발광표시장치를 개시한다. 본 개시에 따르는 유기발광표시장치는 비화소 영역에 의해 구분된 복수의 화소 영역을 포함하는 표시기판, 상기 표시기판에 대향하여 배치되는 밀봉기판(encapsulation substrate), 및 상기 표시기판의 비화소 영역 상에 배치되고, 상기 표시기판과 상기 밀봉기판 사이에 배치되어 상기 표시기판 및 상기 밀봉기판의 간격을 유지하는 스페이서를 포함하며, 상기 스페이서는 상기 비화소 영역에 있는 복수의 비아홀(via-hole) 중 적어도 하나를 커버하며 배치될 수 있다.

Подробнее
Номер записи: 90
21-01-2021 дата публикации

복수의 선택 게이트 및 상이한 바이어스 조건을 포함하는 메모리 디바이스

Номер: KR102205335B1
Автор: 고다, 아끼라, 류, 하이타오, 리, 창현
Принадлежит: 마이크론 테크놀로지, 인크.

... 일부 실시예가 메모리 디바이스의 전도성 라인과 제1 메모리 셀 스트링 사이에 직렬로 연결된 제1 및 제2 선택 게이트, 및 메모리 디바이스의 전도성 라인과 제2 메모리 셀 스트링 사이에 직렬로 연결된 제3 및 제4 선택 게이트를 이용하는 장치 및 방법을 포함한다. 메모리 디바이스는 제1, 제2, 제3, 및 제4 선택 라인을 포함하여, 메모리 디바이스의 동작 동안, 제1, 제2, 제3, 및 제4 전압을 제1, 제2, 제3, 및 제4 선택 게이트로 제공할 수 있다. 제1 전압과 제2 전압은 동일한 값을 가질 수 있다. 제3 전압과 제4 전압은 상이한 값을 가질 수 있다.

Подробнее
Номер записи: 91
02-02-2021 дата публикации

OXIDE THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME

Номер: KR102210602B1
Автор: 김대환, 김봉철, 임선영, 정재훈
Принадлежит: 엘지디스플레이 주식회사

... 본 발명은 코플라나 구조의 박막 트랜지스터에 관한 것으로, 보다 상세하게는, 절연 기판 상에 배치되는 광 차단층; 상기 광 차단층이 구비된 절연 기판의 전면에 배치되는 버퍼층; 상기 버퍼층 상에 배치되는 액티브층; 상기 액티브층 상에 배치되는 게이트 절연막; 상기 게이트 절연막 상에 배치되는 게이트 전극; 상기 게이트 전극이 구비된 절연 기판의 전면에 배치되며, 상기 액티브층의 일부 영역을 노출시키는 제1콘택홀 및 제2콘택홀을 포함하는 층간 절연막; 및 상기 제1 및 제2콘택홀에 의해 액티브층과 전기적으로 연결되는 소스 전극 및 드레인 전극을 포함하며, 상기 제2콘택홀이 상기 광 차단층이 구비되지 않은 영역까지 연장되어 있는 것을 특징으로 하는 산화물 박막 트랜지스터에 관한 것이다.

Подробнее
Номер записи: 92
29-01-2021 дата публикации

SEMICONDUCTOR DEVICE INCLUDING SUPER JUNCTION STRUCTURE

Номер: KR102208949B1
Автор: 힐러 프란츠, 베버 한스
Принадлежит: 인피니언 테크놀로지스 오스트리아 아게

... 실시예의 반도체 장치는 반도체 몸체(101)의 트랜지스터 셀 영역(103) 내에 트랜지스터 셀(102)을 포함한다. 반도체 몸체(101)의 초접합 구조(104)는 각각 정반대의 제 1 도전형 및 제 2 도전형이며 횡 방향(x)을 따라 교대로 배치되는 복수의 드리프트 서브영역(105) 및 복수의 보상 서브영역(106)을 포함한다. 반도체 몸체(101)의 에지와 트랜지스터 셀 영역(103) 사이의 트랜지스터 셀 영역(103) 외부 종단 영역(108)은 제각기 제 1 도전형의 제 1 종단 서브영역 및 제 3 종단 서브영역(111, 113)을 포함한다. 제 2 도전형의 제 2 종단 서브영역(112)은 반도체 몸체(101)의 제 1 표면(115)에 수직인 수직 방향(z)을 따라 제 1 종단 서브영역 및 제 3 종단 서브영역(111, 113) 사이에 끼어있다.

Подробнее
Номер записи: 93
08-02-2021 дата публикации

SUBSTRATE FORMED THIN FILM TRANSISTOR ARRAY AND ORGANIC LIGHT EMITTING DIODE DISPLAY

Номер: KR102213224B1
Автор: 고무순, 권도현, 우민우, 윤주원, 이일정, 임충열
Принадлежит: 삼성디스플레이 주식회사

... 본 발명은 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치에 관한 것이다. 본 발명의 박막 트랜지스터 어레이 기판은, 복수의 화소를 포함하고, 각 화소는, 제1 전극 및 상기 제1 전극 상부의 제2 전극을 포함하는 커패시터; 상기 커패시터의 일부와 중첩하며 제1 방향으로 연장되고, 상기 화소에 데이터 신호를 공급하는 데이터선; 및 상기 커패시터와 상기 데이터선 사이에 배치되고, 상기 제1 방향으로 연장된 제1 라인과 상기 제1 방향과 수직인 제2 방향으로 연장된 제2 라인을 포함하고, 상기 화소에 구동 전압을 공급하는 구동 전압선;을 포함할 수 있다.

Подробнее
Номер записи: 94
31-03-2025 дата публикации

Гетероэпитаксиальная структура для изготовления полупроводниковых приборов

Номер: RU232988U1
Автор: Малин Тимур Валерьевич (RU), Журавлёв Константин Сергеевич (RU), Мансуров Владимир Геннадьевич (RU), Рзаев Эмиль Мунасибович (RU), Башкатов Дмитрий (RU), Милахин Денис Сергеевич (RU)
Принадлежит: Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) (RU)

Полезная модель относится к полупроводниковым приборам. Гетероэпитаксиальная структура для изготовления полупроводниковых приборов содержит: подложку кремния; расположенный на рабочей поверхности подложки кремния полученный нитридизацией рабочей поверхности подложки кремния кристаллический слой SiN в составе не более двух монослоев SiN; эпитаксиально выращенный зародышевый слой AlN, расположенный на слое SiN; расположенный на зародышевом слое AlN буферный слой, который выполнен из AlxGa1-xN, с понижением по его толщине в направлении от подложки мольной доли x в отношении Al от единицы - мольной доли, соответствующей зародышевому слою AlN, до нуля - мольной доли, соответствующей приборному слою GaN. Поверхность буферного слоя предназначена для эпитаксиального формирования А3-нитридного широкозонного приборного слоя. Технический результат выражается в снижении при использовании гетероэпитаксиальной структуры для эпитаксиального формирования А3-нитридного широкозонного приборного слоя его ...

Подробнее
Номер записи: 95
04-04-2025 дата публикации

УМНОЖИТЕЛЬ ЧАСТОТЫ

Номер: RU2837806C1
Автор: Пашковский Андрей Борисович (RU), Акиньшин Иван Александрович (RU), Богданов Сергей Александрович (RU), Горюнов Иван Валентинович (RU), Терешкин Евгений Валентинович (RU)
Принадлежит: Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (RU)

Изобретение относится к технике сверхвысоких частот и предназначено для умножения частоты СВЧ-сигналов в системах связи, радиолокации, радионавигации, а также в различной измерительной и специальной радиоаппаратуре. Техническим результатом является увеличение КПД устройства. Результат достигается тем, что умножитель частоты содержит разделительный конденсатор, входной фильтр нижних частот, входную и выходную согласующие цепи, ненагруженный резонатор, фильтр нижних частот цепи смещения, выходной полосно-пропускающий фильтр, нелинейный элемент, который выполнен в виде диода Шоттки с глубокими примесными центрами (ГПЦ), изготовленного на эпитаксиальном слое n-типа проводимости, образованном на подложке n+-типа, так, что эпитаксиальный слой n-типа проводимости дополнительно легирован глубокими примесными центрами акцепторного типа, при этом общая поверхностная плотность глубоких примесных центров акцепторного типа в эпитаксиальном слое n-типа проводимости составляет от 10 % до 99 % от поверхностной ...

Подробнее
Номер записи: 96
05-05-2025 дата публикации

Способ изготовления T-образного затвора полевого транзистора

Номер: RU2839552C1
Автор: Шестерикова Дарья Александровна (RU), Шестериков Александр Евгеньевич (RU), Ерофеев Евгений Викторович (RU)
Принадлежит: Акционерное общество "Научно-производственная фирма "Микран" (RU)

Изобретение относится к области изготовления микроэлектроники и полупроводниковых устройств. Способ изготовления T-образного затвора полевого транзистора включает осаждение первого диэлектрического слоя на полупроводниковую подложку, формирование фоторезистивной маски для травления окна в первом диэлектрическом слое, анизотропное плазмохимическое травление первого диэлектрического слоя для создания в нем окна, конформное осаждение второго диэлектрического слоя на первом диэлектрическом слое, анизотропное плазмохимическое травление второго диэлектрического слоя, формирование металлизации T-образного затвора. В способе согласно изобретению выполняют циклическое повторение операций осаждения и травления второго диэлектрического слоя, при этом первый и второй диэлектрические слои выполняют тонкими, а состав второго диэлектрического слоя идентичен по составу первому диэлектрическому слою. Технический результат изобретения заключается в повышении разрешающей способности технологического процесса ...

Подробнее
Номер записи: 97
05-03-2025 дата публикации

게이트 인터페이스 엔지니어링을 위한 새로운 방법들

Номер: KR102777145B1
Автор: 헝, 스티븐 씨.
Принадлежит: 어플라이드 머티어리얼스, 인코포레이티드

... 하이-k 유전체 재료를 포함할 수 있는 반도체 구조들을 생성하기 위한 처리 방법들이 수행될 수 있다. 이 방법들은 기판의 표면으로부터 자연 산화물을 제거하는 단계를 포함할 수 있다. 이 방법들은 기판에 아산화질소를 전달하고 표면을 열 어닐링(thermally annealing)하여, 산화물-함유 인터페이스(oxide-containing interface)를 형성하는 단계를 포함할 수 있다. 이 방법들은 반도체 처리 챔버에 수용된 기판에 질소-함유 전구체 또는 산소-함유 전구체를 전달하는 단계를 포함할 수 있다. 이 방법들은 질소-함유 전구체 또는 산소-함유 전구체로 기판의 노출된 표면 상에 반응성 리간드들(reactive ligands)을 형성하는 단계를 포함할 수 있다. 이 방법들은 또한 기판 위에 놓이는 하이-k 유전체 재료를 형성하는 단계를 포함할 수 있다.

Подробнее
Номер записи: 98
11-03-2025 дата публикации

복합 로직 셀들에 대한 컴팩트한 3D 적층 CFET 아키텍처

Номер: KR102780323B1
Автор: 리브만 라스, 스미스 제프리, 데빌리어스 안톤, 차네모우게임 다니엘
Принадлежит: 도쿄엘렉트론가부시키가이샤

... 3D IC는 기판 표면을 갖는 기판, 기판의 두께 방향을 따라 적층되는 반도체 디바이스들의 제1 스택, 및 기판의 두께 방향을 따라 적층되고 기판 표면을 따르는 방향으로 제1 스택에 인접하게 제공되는 반도체 디바이스들의 제2 스택을 포함한다. 제1 및 제2 스택의 각각의 반도체 디바이스는 게이트, 및 각각의 게이트의 대향 측부들 상에 제공되는 소스-드레인 영역들의 쌍을 포함하고, 제1 및 제2 스택의 각각의 게이트는 스플릿 게이트이다. 게이트 접촉부는 반도체 디바이스들 중 제1의 것의 제1 스플릿 게이트에 물리적으로 연결된다. 게이트 접촉부는 제1 반도체 디바이스를 3D IC에서의 제2 반도체 디바이스로 전기적으로 연결시키는 국부 상호 연결부 구조체의 적어도 일부를 형성한다.

Подробнее
Номер записи: 99
05-03-2025 дата публикации

스택형 트랜지스터 메모리 셀 및 그 형성 방법

Номер: KR20250030918A
Автор: 치우 청-카이, 우 팅-윤, 왕 청-인, 리아오 슈야
Принадлежит:

... 일 실시형태에서, 디바이스는, 제1 게이트 구조물을 포함하는 제1 트랜지스터; 제1 게이트 구조물 위에 배치되고 제1 게이트 구조물에 결합되는 제2 게이트 구조물을 포함하는 제2 트랜지스터; 제3 게이트 구조물; 제3 게이트 구조물 위에 배치되고 제3 게이트 구조물에 결합되는 제4 게이트 구조물; 제1 게이트 구조물과 제3 게이트 구조물 사이에 배치되고 제2 게이트 구조물과 제4 게이트 구조물 사이에 배치되는 게이트 격리 영역; 및 게이트 격리 영역, 제1 게이트 구조물, 및 제3 게이트 구조물 아래에서 연장되고, 제1 게이트 구조물에 결합되는 교차결합 컨택을 포함한다.

Подробнее
Номер записи: 100