Настройки

Укажите год
-

Небесная энциклопедия

Космические корабли и станции, автоматические КА и методы их проектирования, бортовые комплексы управления, системы и средства жизнеобеспечения, особенности технологии производства ракетно-космических систем

Подробнее
-

Мониторинг СМИ

Мониторинг СМИ и социальных сетей. Сканирование интернета, новостных сайтов, специализированных контентных площадок на базе мессенджеров. Гибкие настройки фильтров и первоначальных источников.

Подробнее

Форма поиска

Поддерживает ввод нескольких поисковых фраз (по одной на строку). При поиске обеспечивает поддержку морфологии русского и английского языка
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Укажите год
Укажите год
Применить Всего найдено 14. Отображено 14.
19-09-2017 дата публикации

METHOD OF FORMING SEMICONDUCTOR DEVICE

Номер: KR1020170105427A
Автор: HIRLER FRANZ, MEZOESI GABOR, WEBER HANS
Принадлежит:

The present invention relates to a method of forming a semiconductor device. According to an embodiment of the present invention, a semiconductor layer includes a first dopant species of a first conductivity, and a second dopant species of a second conductivity different from the first conductivity formed (S100). The semiconductor layer is a part of a semiconductor body including a first surface and a second surface facing each other. The first surface of the semiconductor layer forms a trench (S110). The trench is filled with a filler including at least a semiconductor material (S120). One or all of the first surface and the second surface forms a thermal oxide having a thickness of at least 200 nm (S130). A heat treatment of the semiconductor body is performed such that the first dopant species and the second dopant species are diffused into the filler (S140). COPYRIGHT KIPO 2017 ...

Подробнее
Номер записи: 1
08-11-2022 дата публикации

트랜지스터 디바이스와 바이어스 회로를 갖는 전자 회로

Номер: KR20220149680A
Автор: 베버 한스, 힐러 프란츠, 쿠츠차크 마테오-알레산드로, 피판 맨프레드, 리글러 안드레아스
Принадлежит:

... 전자 회로가 개시된다. 전자 회로는, 제1 트랜지스터 디바이스(1) 및 제2 트랜지스터 디바이스(1a)를 갖는 하프 브리지(half-bridge), 제1 트랜지스터 디바이스(1)의 부하 경로와 병렬로 연결되고 제1 전자 스위치(31)를 포함하는 제1 바이어스 회로(3), 제2 트랜지스터 디바이스(1a)의 부하 경로와 병렬로 연결되고 제2 전자 스위치(31a)를 포함하는 제2 바이어스 회로(3a), 및 구동 회로 장치(DRVC)를 포함한다. 구동 회로 장치(DRVC)는, 제1 하프 브리지 입력 신호(Sin) 및 제2 하프 브리지 입력 신호(Sina)를 수신하고, 제1 하프 브리지 입력 신호(Sin)에 기초하여 제1 트랜지스터 디바이스(1) 및 제2 전자 스위치(31a)를 구동하고, 제2 하프 브리지 입력 신호(Sina)에 기초하여 제2 트랜지스터 디바이스(1a) 및 제1 전자 스위치(31)를 구동하도록 구성된다.

Подробнее
Номер записи: 2
29-01-2021 дата публикации

SEMICONDUCTOR DEVICE INCLUDING SUPER JUNCTION STRUCTURE

Номер: KR102208949B1
Автор: 힐러 프란츠, 베버 한스
Принадлежит: 인피니언 테크놀로지스 오스트리아 아게

... 실시예의 반도체 장치는 반도체 몸체(101)의 트랜지스터 셀 영역(103) 내에 트랜지스터 셀(102)을 포함한다. 반도체 몸체(101)의 초접합 구조(104)는 각각 정반대의 제 1 도전형 및 제 2 도전형이며 횡 방향(x)을 따라 교대로 배치되는 복수의 드리프트 서브영역(105) 및 복수의 보상 서브영역(106)을 포함한다. 반도체 몸체(101)의 에지와 트랜지스터 셀 영역(103) 사이의 트랜지스터 셀 영역(103) 외부 종단 영역(108)은 제각기 제 1 도전형의 제 1 종단 서브영역 및 제 3 종단 서브영역(111, 113)을 포함한다. 제 2 도전형의 제 2 종단 서브영역(112)은 반도체 몸체(101)의 제 1 표면(115)에 수직인 수직 방향(z)을 따라 제 1 종단 서브영역 및 제 3 종단 서브영역(111, 113) 사이에 끼어있다.

Подробнее
Номер записи: 3
10-07-2017 дата публикации

TRANSISTOR DEVICE WITH FIELD ELECTRODE

Номер: KR1020170080510A
Автор: HIRLER FRANZ, ZUNDEL MARKUS
Принадлежит:

Disclosed are a transistor device and a manufacturing method thereof. The transistor device includes at least one transistor cell. The at least one transistor cell includes a source region, a body region, and a drift region in a semiconductor body, a gate electrode which is insulated from the body region to a dielectric by a gate dielectric, a field electrode which is insulated from the drift region to the dielectric by a field electrode dielectric, and a contact plug which is extended from a first surface of the semiconductor body to the field electrode and is adjacent to the source region and the body region. Accordingly, the present invention can reduce the size of the individual transistor cell. COPYRIGHT KIPO 2017 ...

Подробнее
Номер записи: 4
24-08-2022 дата публикации

반도체 전원 장치 및 그 제조 방법

Номер: KR20220117846A
Автор: 블랭크 올리버, 페라라 알레산드로, 피니 아드리안, 힐러 프란츠, 테겐 스테판
Принадлежит:

... 본 개시는 채널 영역과, 채널 형성을 제어하기 위한, 채널 영역 옆에 형성된 게이트 영역과, 채널 영역 수직으로 아래에 형성된 드리프트 영역, 드리프트 영역 내로 수직으로 연장되는 필드 전극 트렌치에 형성된 필드 전극을 포함하는 전원 장치에 관한 것으로, 필드 전극은 제1 및 제2 필드 전극 구조물을 포함하고, 제1 필드 전극 구조물은 드리프트 영역의 제1 부분에 용량 결합되며, 제2 필드 전극 구조물은 제1 부분 수직으로 위에 배치된 드리프트 영역의 제2 부분에 용량 결합되고, 제1 및 제2 필드 전극 구조물은 수직 오버랩을 갖도록 형성되며, 제1 및 제2 필드 전극 구조물 사이 및 필드 전극과 드리프트 영역 사이의 용량 결합의 균형을 이루도록 구성된다.

Подробнее
Номер записи: 5
07-03-2018 дата публикации

SEMICONDUCTOR DEVICE INCLUDING SUPER JUNCTION STRUCTURE

Номер: KR1020180023844A
Автор: HIRLER FRANZ, WEBER HANS
Принадлежит:

The semiconductor device of an embodiment includes a transistor cell (102) in the transistor cell region (103) of a semiconductor body (101). The super junction structure (104) of the semiconductor body (101) has a plurality of drift sub regions (105) and a plurality of compensating sub regions (105) which are first conductivity type and second conductivity type and are alternately arranged along a lateral direction (x). The external end region (108) of a transistor cell region (103) between the edge of the semiconductor body (101) and a transistor cell region (103) has a first end sub region and a third end sub region (111,113) of first conductivity type. The second end sub region (112) of second conductivity type is interposed between the first end sub region and the third end sub region (111,113) along a vertical direction (z) perpendicular to the first surface (115) of the semiconductor body (101). It is possible to improve the performance of the semiconductor device. COPYRIGHT KIPO ...

Подробнее
Номер записи: 6
29-03-2017 дата публикации

에지 영역에 필드 유전체를 갖는 반도체 장치

Номер: KR0101721313B1
Автор: 게임리스 스테판, 힐러 프란츠, 젠트셰르 볼프강, 스위드 와카스 뭄타즈, 웨이어스 요하임
Принадлежит: 인피니언 테크놀로지스 오스트리아 아게

... 반도체 장치는 활성 영역에 배열되고 활성 영역과 측면 표면 사이의 에지 영역에는 존재하지 않는 트랜지스터 셀을 갖는 반도체 본체를 포함한다. 필드 유전체는 반도체 본체의 제 1 표면에 인접하고 에지 영역에서 반도체 본체로부터 트랜지스터 셀의 게이트 전극에 연결된 전도성 구조를 분리한다. 필드 유전체는 제 1 수직 연장부로부터 더 큰 제 2 수직 연장부로의 전이부를 포함한다. 전이부는 반도체 본체 내의 비공핍 가능 연장 구역의 수직 투영부에 있으며, 비공핍 가능 연장 구역은 트랜지스터 셀의 본체/애노드 구역의 전도성 타입을 갖고 본체/애노드 구역 중 적어도 하나에 전기적으로 연결된다.

Подробнее
Номер записи: 7
09-03-2016 дата публикации

SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

Номер: KR1020160026756A
Автор: BLANK OLIVER, HIRLER FRANZ, SIEMIENIEC RALF, YIP LI JUIN
Принадлежит:

A semiconductor device to optimize parameters includes a semiconductor substrate structure which includes a cell region and an edge end region which surrounds the cell region. Also, the semiconductor device includes a plurality of needle-type cell trenches in the cell region from the surface of the semiconductor substrate structure to the inside of the substrate structure, and an edge end trench in the edge end region which surrounds the cell region on the surface of the semiconductor substrate structure. COPYRIGHT KIPO 2016 ...

Подробнее
Номер записи: 8
23-08-2016 дата публикации

SEMICONDUCTOR DEVICE INCLUDING TRANSISTOR ARRAY AND TERMINATION REGION, AND METHOD OF MANUFACTURING SAME

Номер: KR1020160100251A
Автор: HIRLER FRANZ, MEISER ANDREAS, SCHLOESSER TILL
Принадлежит:

A semiconductor device (1) formed in a semiconductor substrate (100) having a first main surface comprises: a transistor array (10) and a termination region (20). The transistor array (10) comprises: a source region (201), a drain region (205), a body region (220), a drift region (260), and a gate electrode (210) in the body region (220). The gate electrode (210) is configured to control conductivity of a channel formed in the body region (220). The gate electrode (210) is disposed in a first trench (212). The body region (220) and the drift region (260) are disposed between the source region (201) and the drain region (205) along a first direction, and the first direction is parallel to the first main surface. The body region (220) has a first ridge shape extending along the first direction. The termination region (20) comprises: a termination trench (272); a part of the termination trench (272) extending in the first direction; the length of the termination trench (272) greater than the ...

Подробнее
Номер записи: 9
24-11-2015 дата публикации

SEMICONDUCTOR DEVICE WITH FIELD DIELECTRIC IN EDGE AREA

Номер: KR1020150130934A
Автор: GAMERITH STEFAN, HIRLER FRANZ, JANTSCHER WOLFGANG, SYED WAQAS MUMTAZ, WEYERS JOACHIM
Принадлежит:

A semiconductor device includes a semiconductor body having a transistor cell which is disposed in an active zone and does not exist in an edge zone between the active zone and a side surface. Field dielectric is adjacent to a first surface of the semiconductor body and separates a conductive structure connected to a gate electrode of the transistor cell from the semiconductor body in the edge zone. The field dielectric includes a transition unit from a first vertical extension unit to a bigger second vertical extension unit. The transition unit is at a vertical protrusion unit in a non-depletable extension zone within the semiconductor body. The non-depletable extension zone has a conductivity-type of body/anode zones of the transistor cell and is electrically connected to at least one of the body/anode zones. COPYRIGHT KIPO 2016 ...

Подробнее
Номер записи: 10
07-04-2016 дата публикации

SEMICONDUCTOR DEVICE ARRANGEMENT WITH A FIRST SEMICONDUCTOR DEVICE AND WITH A PLURALITY OF SECOND SEMICONDUCTOR DEVICES

Номер: KR0101610449B1
Автор: 베이스 롤프, 힐러 프란츠, 펠트켈러 마틴, 드보이 제랄드, 스테쳐 마티아스, 빌메로스 아민
Принадлежит: 인피니언 테크놀로지스 오스트리아 아게

... 부하 경로를 가진 제1반도체 소자, 및 각각 제1 및 제2부하 단자 사이에 부하 경로 및 제어 단자를 가지는 복수의 제2트랜지스터들을 포함하는 반도체 소자 장치가 개시된다. 제2트랜지스터들은 직렬 연결되고 제1트랜지스터의 부하 경로에 직렬 연결되는 부하 경로들을 가지고, 제2트랜지스터들 각각은 나머지 제2트랜지스터들 중 하나의 부하 단자에 연결되는 제어 단자를 가지며, 제2트랜지스터들 중 하나는 제1반도체 소자의 부하 단자들 중 하나에 연결되는 제어 단자를 가진다.

Подробнее
Номер записи: 11
26-05-2017 дата публикации

반도체 디바이스

Номер: KR0101740808B1
Автор: 블랭크 올리버, 힐러 프란츠, 시미니크 랄프, 위프 리 주인
Принадлежит: 인피니언 테크놀로지스 오스트리아 아게

... 반도체 디바이스는 셀 영역 및 셀 영역을 둘러싸는 에지 종단 영역을 포함하는 반도체 기판 구조체를 포함한다. 또한, 반도체 디바이스는 반도체 기판 구조체의 표면으로부터 기판 구조체 내에 이르는 셀 영역 내의 복수의 니들형 셀 트렌치 및 반도체 기판 구조체의 표면에서 셀 영역을 둘러싸는 에지 종단 영역 내의 에지 종단 트렌치를 포함한다.

Подробнее
Номер записи: 12
14-10-2022 дата публикации

트랜지스터 디바이스 및 트랜지스터 디바이스 제조 방법

Номер: KR20220139325A
Автор: 블랭크 올리버, 브라즈 세자르 아우구스토, 가오 얀, 길레먼트 올리비에, 힐러 프란츠, 라포레 데이비드, 라거 피터, 오우브라드 세드릭, 프리 엘리아스, 입 리 주인
Принадлежит:

... 일 실시예에서, 트랜지스터 디바이스는 복수의 트랜지스터 셀(cell)을 포함하는 반도체 바디를 포함하되, 복수의 트랜지스터 셀은, 제 1 도전형의 드리프트 영역, 드리프트 영역과 제 1 pn 접합을 형성하는 제 2 도전형의 바디 영역 ― 제 2 도전형은 제 1 도전형과 반대임 ―, 바디 영역과 제 2 pn 접합을 형성하는 제 1 도전형의 소스 영역, 반도체 바디의 주 표면 내로 연장되고 기둥형 필드 플레이트(columnar field plate)를 포함하는 기둥형 필드 플레이트 트렌치, 및 반도체 바디의 주 표면 내로 연장되고 게이트 전극을 포함하는 게이트 트렌치 구조를 포함한다. 바디 영역의 깊이 및 도핑 레벨 중 적어도 하나는 트랜지스터 셀 내에서 VGSTH 균질성을 개선하기 위해 트랜지스터 셀 내에서 국부적으로 달라진다.

Подробнее
Номер записи: 13
17-01-2019 дата публикации

반도체 장치 형성 방법

Номер: KR0101939894B1
Автор: 힐러 프란츠, 메조에시 가보르, 베버 한스
Принадлежит: 인피니언 테크놀로지스 오스트리아 아게

... 반도체 장치를 형성하는 방법의 실시예에 따라서, 제 1 도전형의 제 1 도펀트 종 및 제 1 도전형과는 상이한 제 2 도전형의 제 2 도펀트 종을 포함하는 반도체 층이 형성된다(S100). 반도체 층은, 대향하는 제 1 표면 및 제 2 표면을 포함하는 반도체 본체의 일부이다. 반도체 층의 제 1 표면에는 트렌치가 형성된다(S110). 이 트렌치는, 적어도 반도체 재료를 포함하는 충진재로 채워진다(S120). 제 1 표면과 제 2 표면 중 하나 혹은 모두에, 적어도 200nm의 두께를 가진 열 산화물이 형성된다(S130). 제 1 도펀트 종 및 제 2 도펀트 종이 충진재로 확산되도록 반도체 본체의 열처리가 수행된다(S140).

Подробнее
Номер записи: 14