Настройки

Укажите год
-

Небесная энциклопедия

Космические корабли и станции, автоматические КА и методы их проектирования, бортовые комплексы управления, системы и средства жизнеобеспечения, особенности технологии производства ракетно-космических систем

Подробнее
-

Мониторинг СМИ

Мониторинг СМИ и социальных сетей. Сканирование интернета, новостных сайтов, специализированных контентных площадок на базе мессенджеров. Гибкие настройки фильтров и первоначальных источников.

Подробнее

Форма поиска

Поддерживает ввод нескольких поисковых фраз (по одной на строку). При поиске обеспечивает поддержку морфологии русского и английского языка
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Укажите год
Укажите год
Применить Всего найдено 5. Отображено 5.
04-04-2023 дата публикации

반도체 장치

Номер: KR20230044665A
Автор: 박판제, 최수빈, 박철홍
Принадлежит:

... 본 발명의 실시예에 따른 반도체 장치는, 기판 상에 제1 방향으로 연장되는 활성 영역; 상기 활성 영역과 교차하여 상기 제1 방향에 수직한 제2 방향으로 연장되는 게이트 전극; 상기 게이트 전극의 일 측에서 상기 활성 영역 상에 배치되고, 상기 제2 방향으로 연장되는 콘택 구조물; 상기 콘택 구조물 상에 배치되어 상기 콘택 구조물과 연결되고, 상기 제2 방향에서 길이가 상기 제1 방향에서 길이보다 긴 제1 비아; 상기 제1 비아 상에서 상기 제1 방향으로 연장되고, 상기 제1 비아와 연결되는 복수의 제1 금속 배선; 및 상기 복수의 제1 금속 배선 상에 배치되어 상기 복수의 제1 금속 배선과 연결되고, 상기 제2 방향에서 길이가 상기 제1 방향에서 길이보다 긴 제2 비아;를 포함한다.

Подробнее
Номер записи: 1
16-12-2024 дата публикации

반도체 소자

Номер: KR102741647B1
Автор: 김태형, 박판제, 양재석
Принадлежит: 삼성전자주식회사

... 본 발명은 반도체 소자에 관한 것으로, 더욱 상세하게는, 제1 활성 영역을 갖는 기판; 상기 제1 활성 영역 상에 제공된 제1 활성 패턴 및 제2 활성 패턴, 상기 제1 및 제2 활성 패턴들은 제1 방향으로 연장되고, 상기 제1 및 제2 활성 패턴들은 상기 제1 방향에 교차하는 제2 방향으로 서로 이격되며, 상기 제1 및 제2 활성 패턴들 각각은 순차적으로 적층된 소스 패턴, 채널 패턴 및 드레인 패턴을 포함하고; 상기 제1 및 제2 활성 패턴들의 상기 채널 패턴들을 각각 감싸며 상기 제1 방향으로 연장되는 제1 및 제2 게이트 전극들; 상기 제1 및 제2 활성 패턴들 및 상기 제1 및 제2 게이트 전극들을 덮는 층간 절연막; 상기 층간 절연막을 관통하여, 상기 제1 및 제2 활성 패턴들 사이의 상기 제1 활성 영역에 접속하는 제1 활성 콘택; 및 상기 층간 절연막 상에 제공되어 상기 제1 활성 콘택과 전기적으로 연결되는 제1 파워 레일을 포함한다. 상기 제1 및 제2 활성 패턴들 각각은, 상기 제1 파워 레일과 수직적으로 중첩되는 중첩 영역을 포함한다.

Подробнее
Номер записи: 2
29-03-2016 дата публикации

SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME

Номер: KR1020160034163A
Автор: PARK, PAN JAE, KIM, SU TAE, KIM, DONG HYUN, KIM, HA YOUNG, DO, JUNG HO, PARK, SUN YOUNG, BAEK, SANG HOON, CHOI, JAE WAN
Принадлежит:

The present invention relates to a semiconductor device having a field effect transistor and a method for manufacturing the same. According to the present invention, the semiconductor device comprises: a substrate including a p-type metal-oxide-semiconductor field-effect transistor (PMOSFET) region and an n-type metal-oxide-semiconductor field-effect (NMOSFET) region; a first gate electrode and a second gate electrode on the PMOSFET region; a third gate electrode and a fourth gate electrode on the NMOSFET region; a first contact and a second contact connected to the first gate electrode and the fourth gate electrode, respectively; and a gate cut region that passes between the first and third gate electrodes and between the second and fourth gate electrodes. A portion of each of the first and second contacts can overlap with the gate cut region when viewed from a plan view. COPYRIGHT KIPO 2016 ...

Подробнее
Номер записи: 3
05-12-2022 дата публикации

표준 셀을 포함하는 집적회로 칩

Номер: KR20220159589A
Автор: 박판제, 강병주, 김윤정, 천관영
Принадлежит:

... 집적회로 칩은, 서로 다른 타입의 웰로 구성되는 제1 소자 영역 및 제2 소자 영역을 포함하는 기판, 상기 제1 소자 영역에서 상기 기판으로부터 돌출되고 제1 방향으로 연장하는 제1 채널 활성 영역, 상기 제2 소자 영역에서 상기 기판으로부터 돌출되고 상기 제1 방향으로 연장하는 제2 채널 활성 영역, 상기 제1 채널 활성 영역 및 상기 제2 채널 활성 영역과 상기 제1 방향과 교차하는 제2 방향으로 연장하는 형상을 가지는 게이트 라인들, 상기 제2 방향으로 연장하는 형상을 가지는 디퓨전 브레이크, 상기 각 게이트 라인의 양측에 위치하고, 상기 제1 채널 활성 영역 및 상기 제2 채널 활성 영역 상에 각각 형성되는 소스/드레인 영역들, 상기 소스/드레인 영역들 중 일부와 전기적으로 연결되는 제1 파워 라인, 및 상기 제1 파워 라인보다 낮은 전압 레벨을 가지고, 상기 소스/드레인 영역들 중 다른 일부와 전기적으로 연결되는 제2 파워 라인을 포함하되, 상기 디퓨전 브레이크는, 절연체를 포함하고 상기 제1 소자 영역과 중첩하는 제1 영역, 및 상기 게이트 라인들과 동일한 물질을 포함하고 상기 제2 소자 영역과 중첩하는 제2 영역을 포함하고, 상기 제2 영역은 상기 제2 파워 라인과 전기적으로 연결된다.

Подробнее
Номер записи: 4
16-04-2018 дата публикации

INTEGRATED CIRCUIT DEVICE AND METHOD OF MANUFACTURING SAME

Номер: KR1020180038239A
Автор: RASTOGI SIDHARTH, KUCHANURI SUBHASH, AZMAT RAHEEL, PARK, PAN JAE, PARK, CHUL HONG, YANG, JAE SEOK, CHUN, KWAN YOUNG
Принадлежит:

Disclosed is an integrated circuit device including a device separation structure that provides stable insulation between cells without a physical separation of a fin active region. The integrated circuit device comprises: a substrate including a fin active region that extends in a first direction; a gate line intersecting the fin active region, the gate line extending in a second direction crossing the first direction and parallel to an upper surface of the substrate; a power line electrically connected to a source/drain region formed on the fin active region on each side of the gate line; a pair of dummy gate lines intersecting the fin active region, the pair of dummy gate lines being spaced apart from the gate line and extending in the second direction; and a device separation structure electrically connected to the pair of dummy gate lines. The device separation structure includes: a lower dummy contact plug formed on the fin active region between the pair of dummy gate lines and electrically ...

Подробнее
Номер записи: 5