ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано в отказоустойчивых, радиационно-стойких программируемых логических интегральных схемах (ПЛИС) для вычисления логических функций. Техническим результатом является повышение отказоустойчивости. Устройство содержит группу n инверторов переменных, n групп, n - число входных переменных, основных передающих транзисторов по 2, i=1, n транзисторов в группе, группу 2инверторов настройки, выходной инвертор, 2-1 подгрупп дополнительных передающих транзисторов для каждого основного четного и нечетного транзистора n групп передающих транзисторов, состоящих из трех транзисторов. В каждый инвертор из группы 2инверторов настройки, группы n инверторов переменных, выходной инвертор введены три дополнительных транзистора n-МОП и три дополнительных транзистора p-МОП. 5 ил., 3 табл.

ЯЧЕЙКА СТАТИЧЕСКОЙ ОПЕРАТИВНОЙ ПАМЯТИ

Изобретение относится к вычислительной технике. Технический результат заключается в повышении отказоустойчивости относительно необратимых отказов транзисторов. Ячейка статической оперативной памяти содержит группу из четырех транзисторов n-МОП, включающую первый, второй, третий, четвертый триггеры, группу из четырех транзисторов p-МОП, включающую первый, второй, третий, четвертый триггеры, первый и второй передающие транзисторы записи бита, первый и второй передающие транзисторы записи инверсии бита, вход напряжения питания, вход «Ноль вольт», вход значения бита, вход значения инверсии бита, вход записи, выход данных, причем дополнительно введены вторая группа из четырех транзисторов n-МОП, вторая группа из четырех транзисторов p-МОП, третий и четвертый передающие транзисторы записи бита, третий и четвертый передающие транзисторы записи инверсии бита, второй инверсный выход данных. 5 ил., 1 табл.

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для вычисления логических функций в самосинхронных программируемых логических интегральных схемах. Технический результат изобретения заключается в обеспечении возможности индицирования завершения переходного процесса для использования устройства в самосинхронных схемах с парафазными переменными и нулевым спейсером. Устройство содержит блок вычисления логической функции, блок вычисления двойственной логической функции, элемент ИЛИ-НЕ, 2входов инверсной настройки, n входов инверсий переменных, инверсный информационный выход, выход индикации, причем в блоки вычисления логической функции и двойственной логической функции введены группа 2n транзисторов инверсной проводимости, дополнительный инвертор, вход подключения шины «Ноль вольт». 2 ил, 2 табл.

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Программируемое логическое устройство, содержащее группу n инверторов переменных, n групп, n - число входных переменных, основных передающих транзисторов по 2, i=1, n транзисторов в группе, группу 2инверторов настройки, выходной инвертор, входы n переменных, 2входы настройки, выход устройства, причем входы настройки подключены ко входам соответствующих инверторов из группы 2инверторов настройки, входы i-x инверторов подключены к соответствующим к i-м входам входов n переменных, затвор каждого четного транзистора i-й группы из n групп передающих транзисторов подключен к i-му входу входов n переменных, затвор каждого нечетного транзистора i-й группы из n групп передающих транзисторов подключен к выходу i-го инвертора группы n инверторов переменных, входы которых подключены к i-му входу входов n переменных, стоки четных и нечетных - двух передающих транзисторов первой группы объединены и подключены ко входу выходного инвертора, выход которого является выходом устройства, каждый инвертор из ...

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Программируемое логическое устройство, содержащее группу n инверторов, n групп передающих транзисторов (n - число входных переменных) потранзисторов в группе, группу 2инверторов, инвертор, входы n переменных, m групп 2настроечных входов 9, вход «ноль вольт», причем затвор каждого нечетного транзистора i-й группы передающих транзисторов подключен к выходу i-го инвертора группы n инверторов, затвор каждого четного транзистора i-й группы передающих транзисторов подключен к i-му входу входов n переменных, отличающееся тем, что, с целью обеспечения возможности реализации нескольких логических функций, дополнительно введены 2блоков конституент нуля, и m блоков вычисления функций, причем вход инвертора подключен к шине «ноль вольт», выход инвертора подключен к истокам двух транзисторов 1-й группы передающих транзисторов, стоки транзисторов 1-й группы передающих транзисторов подключены к объединенным истокам четных и нечетных четырех транзисторов 2-й группы передающих транзисторов, и так далее, ...

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано для реализации логических функций в программируемых логических интегральных схемах (ПЛИС). Технический результат заключается в обеспечении возможности выбора режима синхронизации и реализации вычисления двух разных логических функций от разных переменных в синхронных устройствах ПЛИС. Технический результат достигается за счёт введения в программируемое логическое устройство n блоков подключения переменных, первого входа управления, второго входа управления, группы первых выходов управления, второго выхода управления, группы из четырех транзисторов управления элементом 2ИЛИ-НЕ, входа источника питания, введения в блок вычисления логической функции группы 2n транзисторов реализации спейсера, транзистора отключения спейсера, первого входа, второго входа. 2 ил.

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано для вычисления систем логических функций в программируемых логических интегральных схемах (ПЛИС). Техническим результатом является снижение аппаратурных затрат на реализацию систем логических функций большого числа переменных. Устройство содержит группу n инверторов, n групп передающих транзисторов, группу 2инверторов, инвертор, 2блоков конституент нуля, m блоков вычисления функций. 6 ил., 1 табл.

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в отказоустойчивой аппаратуре. Техническим результатом является сокращение аппаратных затрат при реализации систем логических функций большого количества переменных. Устройство содержит группы D-триггеров, блоки вычисления функций, счетчик, дешифратор, блоки конъюнкций, блоки значений конъюнкций, при этом блоки вычисления функций, блоки конъюнкций, блоки значений конъюнкций реализованы на базе логических элементов 2·2НЕ-И-ИЛИ, реализующих функцию. 4 ил., 8 табл.

МАЖОРИТАРНОЕ УСТРОЙСТВО

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении отказо- и сбоеустойчивых радиационно-стойких самосинхронных схем. Технический результат изобретения заключается в реализации фазы гашения парафазных сигналов, поступающих с таких резервированных триггеров, выходы которых не могут принимать одинакового значения. Технический результат достигается за счет введения двух блоков транзисторов р-проводимости и двух блоков транзисторов n-проводимости, трех входов разрешения. 5 ил.

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к технологиям сетевой связи. Технический результат заключается в повышении точности передачи данных. Устройство содержит: два дублирующих передающих транзистора первой группы, первая группа транзисторов отключения настройки, вторая группа транзисторов отключения настройки, вторая группа входов настройки, второй выходной инвертор, второй выход устройства, причем второй выход устройства подключен в выходу второго выходного инвертора, вход которого подключен к стокам двух дублирующих передающих транзисторов первой группы, исток первого из них подключен к истоку второго передающего транзистора первой группы передающих транзисторов, исток второго из них подключен к истоку первого передающего транзистора первой группы передающих транзисторов, затвор первого дублирующего передающего транзистора первой группы подключен к затвору первого передающего транзистора первой группы передающих транзисторов, затвор второго дублирующего передающего транзистора первой группы подключен ...

ФУНКЦИОНАЛЬНО-ПОЛНЫЙ ТОЛЕРАНТНЫЙ ЭЛЕМЕНТ

Функционально-полный толерантный элемент, содержащий КМОП транзисторы, шину питания и нулевую шину, отличающийся тем, что содержит первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой транзисторы с проводимостью n-типа, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый, четырнадцатый, пятнадцатый, шестнадцатый транзисторы с проводимостью p-типа, восемь входных шин, четыре выходных, истоки первого, второго, третьего и четвертого транзисторов с проводимостью n-типа подключены к шине питания, истоки двенадцатого и шестнадцатого транзисторов с проводимостью p-типа подключены к нулевой шине, сток первого транзистора подключен к истоку пятого транзистора, сток второго транзистора подключен к истоку шестого транзистора, сток третьего транзистора подключен к истоку седьмого транзистора, сток четвертого транзистора подключен к истоку восьмого транзистора, стоки пятого, шестого, седьмого и восьмого транзисторов с проводимостью n-типа соединены между собой и подключены к выходной ...

ФУНКЦИОНАЛЬНО-ПОЛНЫЙ ТОЛЕРАНТНЫЙ ЭЛЕМЕНТ

Изобретение относится к вычислительной технике и может быть использовано для реализации цифровых схем высокой надежности. Технический результат заключается в повышении надежности элемента при отказах транзистора за счет обеспечения сохранения вида реализуемой логической функции при однократных константных отказах входов элемента или транзисторов. Устройство содержит 8 КМДП транзисторов проводимости n-типа (1-8) и 8 КМДП транзисторов проводимости p-типа (9-16), которые включены между шиной питания (17) и нулевой шиной (18), на затворы которых подаются входные сигналы (19-26). В итоге на выходах элемента (27-30) получаем базисную логическую функцию, которая при условии, что X=X=X=X=Xи X=X=X=X=X, реализует функцию 2И-НЕ с четырехкратной избыточностью, что близко к подходу «учетверенной логики» (логики с переплетением). Устройство сохраняет вид реализуемой им функции при однократных константных отказах входов либо транзисторов и может использоваться при появлении неисправностей, удовлетворяющих ...

ФУНКЦИОНАЛЬНО-ПОЛНЫЙ ТОЛЕРАНТНЫЙ ЭЛЕМЕНТ

Изобретение относится к вычислительной технике, а именно к цифровым схемам, имеющим повышенные требования по надежности, в частности в авиационной и космической областях промышленности. Техническим результатом является повышение надежности элемента при отказах внешних входов и транзисторов за счет сохранения функциональной полноты реализуемой функции. Функционально-полный толерантный элемент содержит первый, второй, третий, четвертый транзисторы с проводимостью n-типа, пятый, шестой, седьмой, восьмой транзисторы с проводимостью p-типа, первую, вторую, третью, четвертую входную шину, шину питания, нулевую шину, выходную шину. 2 ил.

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в программируемых логических интегральных схемах (ПЛИС). Техническим результатом является повышение достоверности функционирования за счет контроля правильности вычисления заданной логической функции в процессе работы. Устройство содержит группу n инверторов переменных, n групп передающих транзисторов, n - число входных переменных, по 2, i=1, n транзисторов в группе, группу 2инверторов настройки, выходной инвертор, входы n переменных, 2входов настройки, группу 2транзисторов отключения настройки, дополнительные инверторы, транзисторы подключения альтернативной цепочки, группу из шести дополнительных передающих транзисторов, вход напряжения питания, вход «Ноль вольт», выход ошибки, выход устройства. 5 ил., 1 табл.

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике. Технический результат заключается в снижении аппаратурных затрат на реализацию коммутации самосинхронных сигналов с обеспечением возможности коммутации требуемого сигнала. Указанный технический результат достигается за счёт введения в программируемое логическое устройство второй группы m входов настройки, второй группы m инверторов настройки, второй группы m передающих транзисторов, второй группы m передающих транзисторов двойственного канала, третьей группы m передающих транзисторов подключения к индикатору, третьей группы m передающих транзисторов подключения двойственного канала к индикатору, первого элемента 2И-НЕ, второго элемента 2И-НЕ, первого элемента 2И, второго элемента 2И, трехвходового гистерезисного триггера, группы m выходов, группы m двойственных выходов. 1 табл., 1 ил.

ФУНКЦИОНАЛЬНО-ПОЛНЫЙ ТОЛЕРАНТНЫЙ ЭЛЕМЕНТ

Изобретение относится к вычислительной технике и может быть использовано для реализации цифровых схем высокой надежности. Технический результат заключается в повышении надежности элемента при отказах транзистора за счет обеспечения сохранения вида реализуемой логической функции при однократных константных отказов входов элемента или транзисторов. Устройство содержит 8 КМДП - транзисторов проводимости n-типа и 8 КМДП - транзисторов проводимости p-типа, которые включены между шиной питания и нулевой шиной, на затворы которых подаются входные сигналы. На выходах элемента получают базисную в смысле теоремы Поста логическую функциюкоторая при условии, что X=X=X=X=Xи X=X=X=X=Xреализует функцию 2 ИЛИ-НЕ с четырехкратной избыточностью. 1 ил., 1 табл.

ЯЧЕЙКА СТАТИЧЕСКОЙ ОПЕРАТИВНОЙ ПАМЯТИ

Ячейка статической оперативной памяти, содержащаягруппу из четырех транзисторов n-МОП, включающую первый, второй, третий, четвертый триггеры, группу из четырех транзисторов p-МОП, включающую первый, второй, третий, четвертый триггеры, первый и второй передающие транзисторы записи бита, первый и второй передающие транзисторы записи инверсии бита, вход напряжения питания, вход «Ноль вольт», вход значения бита, вход значения инверсии бита, вход записи, выход данных, причем стоки первого и третьего транзисторов из группы четырех транзисторов n-МОП объединены и подключены ко входу напряжения питания, истоки второго и четвертого транзисторов из группы четырех транзисторов n-МОП объединены и подключены к объединенным стокам первого и третьего транзисторов из группы четырех транзисторов p-МОП и являются вторым, инверсным выходом данных, истоки второго и четвертого транзисторов из группы четырех транзисторов p-МОП объединены и подключены ко входу «Ноль вольт», истоки первого и второго передающих ...

ГИСТЕРЕЗИСНЫЙ ТРИГГЕР

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении отказоустойчивых самосинхронных схем. Технический результат изобретения заключается в обеспечении возможности использования гистерезисного триггера в резервированных самосинхронных схемах, учитывающих возможность отказа в одном из каналов. Гистерезисный триггер содержит группу из 6 транзисторов p-проводимости и группу из 6 транзисторов n-проводимости и дополнительно 15 транзисторов p-проводимости и 15 транзисторов n-проводимости, а также связи между ними. 3 ил., 3 табл.

МАЖОРИТАРНОЕ УСТРОЙСТВО

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при построении отказоустройчивых и сбоеустойчивых, радиационно стойких самосинхронных схем. Технический результат изобретения заключается в повышении отказоустойчивости при отказах транзисторов и блока питания. Технический результат достигается за счет введения шести блоков транзисторов p-проводимости - третьего, четвертого, пятого, шестого, седьмого и восьмого, шести блоков транзисторов n-проводимости - третьего, четвертого, пятого, шестого, седьмого и восьмого, второго входа подключения шины «+» питания и второго входа подключения шины «Ноль вольт». 7 ил.

ФУНКЦИОНАЛЬНО-ПОЛНЫЙ ТОЛЕРАНТНЫЙ ЭЛЕМЕНТ

Изобретение относится к вычислительной технике и может быть использовано для реализации цифровых схем высокой надежности. Техническим результатом является повышение надежности элемента при отказах транзистора за счет толерантности к однократным константным отказам входов элемента либо транзисторов. Устройство содержит 4 КМДП транзистора проводимости n-типа и 4 КМДП транзистора проводимости p-типа, которые включены между шиной питания и нулевой шиной, на затворы которых подаются входные сигналы. В итоге на выходе элемента реализуется базисная в смысле теоремы Поста логическая функция . 2 ил.

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано для вычисления систем логических функций в программируемых логических интегральных схемах (ПЛИС). Техническим результатом является снижение аппаратных затрат на реализацию систем логических функций большого количества переменных в дизъюнктивной нормальной форме (ДНФ). Устройство содержит первую группу D-триггеров количеством k2n, где n - количество переменных, k - количество вычисляемых конъюнкций, в каждой из k подгрупп 2n триггеров, k≤2n, вторую группу D-триггеров количеством km, где m - количество вычисляемых логических функций, группу k блоков конъюнкций, группу m блоков вычисления функций, счетчик, дешифратор. Блоки конъюнкций и вычисления функций выполнены на основе передающих МОП транзисторов, инверторов и монтажной логики. 3 ил., 7 табл.

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано для вычисления систем логических функций в самосинхронных схемах. Технический результат изобретения заключается в обеспечении возможности использования устройства в самосинхронных схемах, в которых необходима реализация фазы гашения помимо рабочей фазы. Технический результат достигается за счет введения двойственного блока дешифрации входного набора, входов инверсий переменных, 2блоков двойственных конституент нуля, группы 2элементов 2ИЛИ-НЕ, шины «Ноль вольт» и шины «+Vcc». 4 ил., 2 табл.

ГИСТЕРЕЗИСНЫЙ ТРИГГЕР

Изобретение относится к области автоматики и вычислительной техники. Технический результат - повышение надежности гистерезисного триггера, используемого в самосинхронных схемах для построения индикатора окончания в них переходных процессов за счет реализации отказо- и сбоеустойчивости; относительно отказов и сбоев транзисторов; относительно обрывов проводов входов-выходов; относительно отказов источника питания, а также за счет интегрированной отказо- и сбоеустойчивость относительно отказов и сбоев транзисторов, обрывов проводов входов-выходов и отказов источника питания. Поставленная цель достигается тем, что гистерезисный триггер содержит группы из транзисторов p-проводимости, группы из транзисторов n-проводимости, вход подключения шины «+» питания, вход подключения шины «Ноль вольт», резервный вход для подключения шины питания «+», резервный вход для подключения шины «Ноль вольт», три резервных входа для первого входа триггера и три резервных входа для второго входа триггера, три резервных ...

Программируемое логическое устройство

Изобретение относится к вычислительной технике и может быть использовано для вычисления систем логических функций в программируемых логических интегральных схемах (ПЛИС). Технический результат заключается в создании адаптивного программируемого логического устройства с обеспечением возможности реализации двух режимов работы программируемого логического устройства: реализация только одной логической функции и дешифрации входных переменных. Технический результат достигается за счет того, что в устройство дополнительно введены вторая группа n инверторов, отключающая группа 2n транзисторов, вход выбора режима работы, инвертор выбора режима, функциональный выход, подтягивающий транзистор, группа транзисторов настройки и два дополнительных передающих транзистора в каждый блок дешифрации. 3 ил.

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано в самосинхронных схемах для вычисления систем логических функций большого числа переменных, представленных в дизъюнктивной нормальной форме (ДНФ). Технический результат изобретения заключается в обеспечении возможности индицирования завершения переходного процесса для использования устройства в самосинхронных схемах с парафазными переменными и нулевым спейсером при реализации систем логических функций, заданных в ДНФ. Технический результат достигается за счет программируемого логического устройства, содержащего группы k двойственных блоков конъюнкций, группы m двойственных блоков вычисления функций, группы k индикаторов вычисления конъюнкций и группы m индикаторов вычисления функций. 5 ил., 4 табл.

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Программируемое логическое устройство, содержащее первую, вторую и третью группы D-триггеров количеством n, где n - разрядность вычисляемых логических функций, группу m блоков вычисления функций, где m - число вычисляемых логических функций, счетчик, дешифратор, причем информационные входы D-триггеров из групп D-триггеров подключены к соответствующим разрядам входов данных, входы сброса всех D-триггеров всех групп D-триггеров и вход сброса счетчика объединены и подключены ко входу сброса устройства, выход счетчика подключен ко входу дешифратора, первый выход дешифратора подключен ко входам синхронизации D-триггеров первой группы D-триггеров, второй выход дешифратора подключен ко входам синхронизации D-триггеров второй группы D-триггеров, третий выход дешифратора подключен ко входам синхронизации D-триггеров третьей группы D-триггеров, выходы группы m блоков вычисления функций являются выходами устройства, каждый блок вычисления функций содержит k групп n-1 элементов 2·2НЕ-И-ИЛИ, реализующих ...

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в программируемых логических интегральных схемах (ПЛИС). Технический результат заключается в уменьшении временной задержки при реализации логических функций большого количества переменных в ПЛИС, при не увеличении сложности в количестве транзисторов. Результат достигается путем введения подгруппы k-1 дополнительных инверторов настройки для каждого из 2n инверторов настройки группы 2n инверторов настройки, подгруппы k-1 дополнительных входов настройки для каждого входа из группы входов настройки, k дополнительных входов переменных, 2n дополнительных групп передающих транзисторов по k транзистора в группе, k дополнительных инверторов входных переменных, 2n дополнительных выходов. 4 табл., 3 ил.

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано для вычисления логических функций в программируемых логических интегральных схемах (ПЛИС). Техническим результатом является снижение времени проверки работоспособности. Устройство содержит группу n инверторов, n групп передающих транзисторов, группу 2инверторов настройки, выходной инвертор, группу 2n транзисторов переменных, группу 2транзисторов отключения настройки, инвертор управления группой транзисторов переменных, транзистор управления тестом. 4 ил., 9 табл.

Программируемое логическое устройство

Настоящее техническое решение относится к области вычислительной техники. Технический результат заключается в увеличении количества одновременно реализуемых логических функций. Технический результат достигается за счет введения группы 2v-2 (v=2, 3, ..., n-1) выходов устройства; группы 2v-2 выходных инверторов; 2v-1 групп дополнительных передающих транзисторов выходов, всего по 2v+1-2 транзисторов в каждой группе; 2n групп дополнительных передающих транзисторов входов, всего по 2v+1-4 транзисторов в каждой группе; вторая группа из n инверторов n переменных; 2n групп дополнительных входов настройки по 2v-2 входов. 3 ил., 5 табл.

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Программируемое логическое устройство, содержащее группу n инверторов переменных, n групп передающих транзисторов (n - число входных переменных) по 2, i=1, n транзисторов в группе, группу 2инверторов настройки, выходной инвертор, входы n переменных, 2входов настройки, выход устройства, причем затвор каждого четного транзистора i-й группы из n групп передающих транзисторов подключен к i-му входу входов n переменных, стоки четных и нечетных транзисторов n-ой группы объединены и подключены к истокам соответствующих 2транзисторов n-1-й группы, стоки которых объединены и подключены к истокам соответствующих 2транзисторов n-2-й группы, транзисторы в группах n-3, n-4…2 соединены аналогично, стоки двух последних транзисторов 1-й группы объединены и подключены ко входу выходного инвертора, выход которого является выходом устройства, входы n переменных подключены ко входам соответствующих инверторов из группы n инверторов, отличающееся тем, что в него дополнительно введены группа 2n транзисторов ...

ГИСТЕРЕЗИСНЫЙ ТРИГГЕР

ПРОГРАММИРУЕМОЕ ЛОГИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано для реализации матриц коммутации сигналов в программируемых логических интегральных схемах (ПЛИС). Технический результат заключается в повышении функциональности устройства за счет реализации как синхронной, так и самосинхронной коммутации сигналов. Технический результат достигается за счет введения в программируемое логическое устройство группы блоков управления, состоящей из трех блоков управления, первого, второго, третьего и четвертого транзисторов конфигурации коммутаций, первого входа управления, второго входа управления, входа шины питания, входа шины «Ноль Вольт», третьей группы n инверторов настройки, четвертой группы m инверторов настройки, третьей группы n входов настройки, четвертой группы m входов настройки. 2 ил.