Настройки

Укажите год
-

Небесная энциклопедия

Космические корабли и станции, автоматические КА и методы их проектирования, бортовые комплексы управления, системы и средства жизнеобеспечения, особенности технологии производства ракетно-космических систем

Подробнее
-

Мониторинг СМИ

Мониторинг СМИ и социальных сетей. Сканирование интернета, новостных сайтов, специализированных контентных площадок на базе мессенджеров. Гибкие настройки фильтров и первоначальных источников.

Подробнее

Форма поиска

Поддерживает ввод нескольких поисковых фраз (по одной на строку). При поиске обеспечивает поддержку морфологии русского и английского языка
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Ведите корректный номера.
Укажите год
Укажите год

Применить Всего найдено 5. Отображено 5.
16-12-1996 дата публикации

ПОТОКОВЫЙ ПАРАЛЛЕЛЬНЫЙ ПРОЦЕССОР

Номер: RU3337U1

1. Потоковый параллельный процессор, содержащий блок обработки, с первого по n -й блоки обработки команд, где n = (2Т)/, где Т - длительность такта работы блока обработки команды; τ - длительность такта работы блока обработки с первого по n/2 -й коммутаторы, причем первый вход синхронизации процессора соединен с входом синхронизации блока обработки, информационный выход которого соединен с первыми информационными входами с первого по n-й блоков обработки команд, первые и вторые информационные выходы с первого по n/2-й соединены соответственно с первым и вторым информационными входами с первого по n/2-й коммутаторов, третьи и четвертые информационные входы которых соединены соответственно с первым и вторым информационными выходами с (n/2 + 1)-го по n-й блоков обработки команд, первые и вторые выходы признаков сопровождения информации с первого по n/2-й соединены соответственно с первым и вторым управляющими входами с первого по n/2-й коммутаторов, третьи и четвертые управляющие входы которых соединены соответственно с первым и вторым выходами признаков сопровождения информации с (n/2 + 1)-го по n-й блоков обработки команд, третий информационный выход и третий выход признака сопровождения информации с первого по n-й блоков обработки команд соединены соответственно с вторым информационным входом и входом признака сопровождения информации с второго по n-й и первым блоков обработки команд, выходы первого и второго признаков режима прерывания с первого по n/2-й блоков обработки команд соединены соответственно с первым и вторым входами признаков режима прерывания с (n/2 + 1)-го по n-й блоков обработки команд, выходы режима векторной операции с первого по n-й блоков обработки команд соединены с входом режима векторной операции с первого по n-й блоков обработки команд, с первого по n-й выходы кода операции блока обработки соединены соответственно с входами кода операции с первого по n-й блоков обработки команд, первый вход синхронизации процессора соединен с первыми входами ...

Подробнее
23-11-1990 дата публикации

Stream parallel processor

Номер: SU1608682A1
Принадлежит: Aleksandrov Pavel

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в ЭВМ или в вычислительных системах высокой производительности. Целью изобретени   вл етс  сокращение оборудовани  потокового процессора. За счет исключени  ассоциативного ЗУ. Процессор содержит блок обработки данных, блок пам ти, блок пам ти очереди, блок управлени , дес ть регистров, п ть коммутаторов. Дл  выполнени  операции групповой пакет данных считываетс  из блока пам ти, и провер етс  возможность выполнени  операции в блоке обработки данных. Готовые к выполнению групповые пакеты передаютс  в блок обработки данных, где формируетс  групповой пакет результата. Пакет результата передаетс  в блок пам ти. Если пакет данных не был передан в блок обработки данных, то за вка на его формирование в виде группового пакета результата запоминаетс  в блоке пам ти очереди, дл  того чтобы повторить формирование группового пакета данных и его передачу в обрабатывающий блок. 1 з.п. ф-лы, 10 ил., 9 табл. The invention relates to digital computing and can be used in computers or in high performance computing systems. The aim of the invention is to reduce the equipment of a stream processor. By eliminating associative memory. The processor comprises a data processing unit, a memory unit, a queue memory unit, a control unit, ten registers, five switches. To perform the operation, the group data packet is read from the memory block and the possibility of performing the operation in the data processing block is checked. Ready-to-run group packets are transmitted to a data processing unit, where a group packet of the result is formed. The result packet is transmitted to the memory block. If the data packet was not transferred to the data processing unit, the application for its formation as a group result packet is stored in the queue memory block in order to repeat the formation of the group data packet and its transfer to the processing unit. 1 hp f-ly, 10 ill., 9 tablets.

Подробнее
15-11-1991 дата публикации

A pipeline parallel processor

Номер: SU1691845A1
Принадлежит: П И.Александров

Изобретение относитс  к цифровой вычислительной технике и может быть использовано в вычислительных системах высокой Изобретение относитс  к цифровой вычислительной технике и может быть использовано в цифровых вычислительных системах высокой производительности, Цель изобретени  - увеличение быстродействи  процессора при выполнении векторных операций. На фиг. 1 представлена функциональна  схема потокового параллельного процессора; на фиг. 2 - функциональна  схема блока обработки команд; на фиг. 3 - функпроизводительности . Цель изобретени  - увеличение быстродействи  при выполнении векторных операций потокового парал- лельного процессора. Потоковый параллельный процессор содержит блок обработки , блоки обработки команд коммутаторы . Программа дл  процессора представл етс  в виде направленного графа , в узлах которого наход тс  команды, а дуги указывают направлени  передачи данных и признаки активизации команд. Команды , дл  которых есть все операнды, обрабатываютс  в блоке обработки, на выходе его формируютс  результат и адреса, по которым производитс  либо запись результата в пам ть, либо считывание из нее следующих команд дл  их обработки. Это позвол ет исключить наиболее сложную и дорогосто щую часть потоковых ЭВМ - ассоциативное ЗУ большой емкости. Наличие нескольких блоков обработки команд по- звол еторганизовать конвейерное считывание и обработку упор доченных данных (векторов) любой длины без снижени  эффективности работы процессора. 1 з.п. ф- лы, 4 ил., 3 табл. циональна  схема узла пам ти, на фиг. 4 - временные диаграммы сигналов синхронизации . Процессор (фиг. 1) содержит блок 1 обработки , блоки 2.1-2.К обработки команд и коммутаторы 3.1-3.К/2. Блок обработки (фиг. 2) включает первый коммутатор 4, первый и второй счетчики 5 и 6, второй коммутатор 7, третий и четвертый счетчики 8 и 9, третий коммутатор 10, первый регистр 11, четвертый и п тый ком (Л С о ю & 00 4Ь. СП The invention relates to digital computing and can be used in high computing ...

Подробнее
20-02-2015 дата публикации

Heating method of piezoelectric element workpiece

Номер: RU2542055C1

FIELD: electricity. SUBSTANCE: heating method of a piezoelectric element workpiece involves arrangement of a pre-formed and calcinated workpiece of the piezoelectric element from ceramics in a mould made from dielectric material with high value of tangent of an angle of dielectric losses, and further heating of the piezoelectric element workpiece arranged in the above mould in a UHF field. According to the invention, the UHF field with power of 700 to 750 W is exposed to the piezoelectric element workpiece during 5-10 minutes. EFFECT: improvement of electrophysical parameters of a piezoelectric element from ceramics. 2 ex

Подробнее
30-10-1986 дата публикации

Комбинационный сумматор

Номер: SU1267405A1

Изобретение относитс  к вычислительной технике и может найти применение в цифровых устройствах высокого быстродействи . Цель изобретени  - повьппение быстродействи  комбинационного сумматора. Комбинационный сумматор состоит из одноразр дных комбинационных сумматоров, элементов И, формирователей импульсов, элемента ИЛИ-НЕ. Одноразр дный комбинационный сумматор содержит элементы И, элементы ИЛИ и элементы НЕ. Элементы НЕ служат дл  организации инверсных входов разр дов соответственно первого, второго операндов , bi и переноса из предыдущего разр да сумматора П .. При любых комбинаци х разр дов операндов быстродействие данного сумматора вьипе на величину 1,5-5/2п, где п - хгасло разр дов операнда. 2 ил. (Я С

Подробнее